半导体装置。稳定板部(33)形成于由第1和第2绝缘栅型场效晶体管部(32)所夹的第1主面(1A)的区域。稳定板部(33)包含：最靠近第1绝缘栅型场效晶体管部(32)配置的第1稳定板(5b)；和最靠近第2绝缘栅型场效晶体管部(33)配置的第2稳定板(5b)。发射极电极(11)与第1和第2绝缘栅型场效晶体管部(32)的各个发射极区域(3)电连接，并且与第1和第2稳定板(5b)分别电连接，而且隔着绝缘层(4b)配置在由第1和第2稳定板(5b)所夹的第1主面(1A)的整个面上。
【技术实现步骤摘要】
本专利技术涉及半导体装置，特别是涉及具备用于在半导体基板的彼此对向的主面之间流过主电流的至少2个绝缘栅型场效晶体管部的半导体装置。
技术介绍
在对超过数百V的电压进行控制的高耐压半导体装置的领域，由于所处理的电流也很大，因此要求有能够抑制发热即损失的元件特性。另外，作为对这些电压 电流进行控制的栅极的驱动方式，希望是驱动电路规模小、相应的损失小的电压驱动元件。由于上述原因，目前在该领域，作为能够使用电压驱动且损失小的元件，绝缘栅双 极型晶体管即IGBT(Insulated Gate Bipolar Transistor)成为了主流。该IGBT的结构是既能够降低MOS (Metal Oxide Semiconductor :金属氧化物半导体)晶体管的漏极的杂质浓度从而确保耐压，又能够将漏极侧当做二极管使用从而降低漏极阻抗的结构。在这种IGBT中，二极管会执行双极型动作，因此，在本说明书中将IGBT的MOS晶体管的源极称为发射极，将漏极侧称为集电极侧。在作为电压驱动元件的IGBT中，一般来说，在集电极和发射极之间施加有数百V的电压，该电压由土数V 数十V的栅电压进行控制。IGBT常被用作逆变器中的开关元件。当IGBT处于导通状态时，集电极 发射极之间产生大电流，集电极 发射极之间的电压降低。当IGBT处于截止状态时，集电极 发射极之间几乎不流过电流，集电极 发射极之间的电压升高。通常，IGBT的动作按照上述方式执行，因此，IGBT中的损失划分为导通状态下的电流 电压乘积构成的恒定损失以及导通状态和截止状态发生切换的过渡时的开关损失。截止状态下的泄漏电流 电压乘积非常小，因而可以忽略不计。另一方面，即使在例如负载发生了短路等的异常状态下也要防止元件的破坏，这也是很重要的。在这种情况下，集电极 发射极之间保持施加数百V的电源电压，栅极变为导通，流过大电流。在具有将MOS晶体管和二极管串联连接的结构的IGBT中，最大电流受到MOS晶体管的饱和电流的限制。因此，即使如上所述发生了短路时，电流限制也会发生作用，如果在一定时间内，则能够防止因发热而导致的元件的破坏。近年来的IGBT为了进一步减小损失，采用了在元件表面形成沟槽并在沟槽中填埋栅极电极而形成的沟槽栅极的沟槽栅型IGBT逐渐成为主流(例如，参照日本特开平9-331063号公报、日本特开平8-167711号公报、日本特开平11-330466号公报、日本特开2010-10556号公报、日本特开2002-16252号公报、日本特开2001-244325号公报)。沟槽栅型IGBT是一种将MOS晶体管部分作了微细化处理的元件，因此栅极电容增大。另外，当发生短路时饱和电流变得非常大，因此存在着发热大、在短时间内就会破坏的倾向。进而，近年来，例如文献(例如Proceedingof 1998International Symposium onPower Semiconductor Devices & ICs,p. 89)中所记载，已经得知IGBT的反馈电容导致在发生短路时栅极电压、栅极电流、集电极 发射极电压和集电极电流会出现振荡，进而引发错误动作的现象。这种由反馈电容引起的振荡现象成为诸如沟槽栅型IGBT之类的栅极电容大的元件的深刻问题。针对这些问题，人们提出了一种使用与栅极电极不产生电气连接的沟槽、即哑沟槽(dummy trench),从而抑制栅极电容的结构。另外，在国际公开第02/058160 (即W002/058160)中提出了一种能够抑制短路时的振荡的结构。 在上述的以往例中，沟槽栅型IGBT等高耐压半导体装置中以抑制发生短路时的振荡为目的，如果逐渐增加哑沟槽(以下也称为稳定板或稳定板用沟槽)的比例，则导通电压(Vce(sat))和恒定损失就会增加，因此存在着无法充分增加哑沟槽的问题。
技术实现思路
本专利技术是借鉴了上述问题而提出的，其目的是提供一种即使在为了抑制短路时的振荡而增加了稳定板用沟槽的比例的情况下，仍然能够降低导通电压并且易于提高短路耐受性的半导体装置。本专利技术的半导体装置具备半导体基板、第I和第2绝缘栅型场效晶体管部、稳定板部和发射极电极。半导体基板具有彼此对向的第I主面和第2主面。第I和第2绝缘栅型场效晶体管部各自在第I主面侧具有绝缘栅极结构，并具有形成于第I主面的第I导电型发射极区域，而且用于在第I主面和第2主面之间流过主电流。稳定板部形成于由第I和第2绝缘栅型场效晶体管部所夹的第I主面的区域。发射极电极设置在第I主面上。稳定板部包含最靠近第I绝缘栅型场效晶体管部配置的第I稳定板；和最靠近第2绝缘栅型场效晶体管部配置的第2稳定板。发射极电极与第I和第2绝缘栅型场效晶体管部的各个发射极区域电连接，并且与第I和第2稳定板分别电连接，而且隔着绝缘层配置在由第I和第2稳定板所夹的第I主面的整个面上。根据本专利技术，发射极电极隔着绝缘层配置在由第I和第2稳定板所夹的第I主面的整个面上。亦即，发射极电极没有通过接触孔(contact hole)与第I和第2稳定板所夹的第I主面发生连接。因此，在导通状态下电流基本上不会流到稳定板部，而是集中流向绝缘栅型场效晶体管部，导通电压降低。另外，利用本专利技术的半导体装置中的稳定板和发射极电极的连接结构，可以实现晶体管部的微细化。因此，电流进一步集中流向晶体管部，能够进一步降低导通电压。由于可以实现半导体装置的微细化，因此能够容易地增加稳定板用沟槽的比例。因此，既能够进一步降低导通电压，同时又易于降低有效栅极宽度，能够减少饱和电流，提高短路耐受性。另外，利用本专利技术的半导体装置中的稳定板和发射极电极的连接结构，即使对半导体装置进行微细化的情况下仍然能够将稳定板作为发射极电位，因此能够降低栅极电容，可以抑制短路时的振荡。由上可知，可以获得一种能够降低导通电压、进而易于提高短路耐受性的半导体>J-U装直。根据参照附图理解的本专利技术有关的详细说明，可以明确了解本专利技术的上述内容以及其他目的、特征、方面和优点。附图说明图I是示意性地表示本专利技术的第I实施方式的半导体装置的芯片状态的结构的概略俯视图。 图2是将图I中的区域S放大后表示出来的、概略表示出本专利技术的第I实施方式中的半导体装置的结构的局部俯视图。图3是沿图2中的III-III线的向视剖视图。图4是沿图2中的IV-IV线的向视剖视图。图5是沿图2中的V-V线的向视剖视图。图6是沿图2中的VI-VI线的向视剖视图。图7是概略表示出比较例中的半导体装置的结构的局部俯视图。图8是沿图7中的VIII-VIII线的向视剖视图。图9是表示饱和电流与导通电压之间的关系的图。图10是表示导通电压降低效果对台面宽度(mesa width)的依赖性的图。图11是表示稳定板用沟槽比例与导通电压之间的关系的图。图12A是表示本专利技术的第I实施方式中的半导体装置的器件内的电流密度的图，图12B是表示本专利技术的第I实施方式中的半导体装置的器件内的电流通路的图。图13A是表示比较例中的半导体装置的器件内的电流密度的图，图13B是表示比较例中的半导体装置的器件内的电流通路的图。图14是表示各器件结构中的载流子浓度分布的图。图15是图14中的发射极区域侧的放大图。图16是表示稳定板用沟槽比例与饱和电流之间的关本文档来自技高网...
【技术保护点】
一种半导体装置，具备：半导体基板，具有彼此对向的第1主面和第2主面；第1和第2绝缘栅型场效晶体管部，分别在所述第1主面侧具有绝缘栅结构，并且具有在所述第1主面形成的第1导电型发射极区域，且用于在所述第1主面和所述第2主面之间流过主电流；稳定板部，形成于由所述第1和第2绝缘栅型场效晶体管部所夹的所述第1主面的区域；以及发射极电极，设置在所述第1主面上，其中，所述稳定板部包含：最靠近所述第1绝缘栅型场效晶体管部配置的第1稳定板；和最靠近所述第2绝缘栅型场效晶体管部配置的第2稳定板，所述发射极电极与所述第1和第2绝缘栅型场效晶体管部各自的所述发射极区域电连接，并且与所述第1和第2稳定板分别电连接，而且隔着绝缘层配置在由所述第1和第2稳定板所夹的所述第1主面的整个面上。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：大宅大介，中村胜光，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。