沟槽栅场效应晶体管及其制造方法技术

本发明专利技术涉及沟槽栅效应晶体管及其制造方法。本发明专利技术涉及一种场效应晶体管，包括：栅沟槽，延伸进入外延层；栅极，置于栅沟槽中；源极区，掺杂有掺杂物并邻近栅沟槽的侧壁；导电材料，置于栅极上方的栅沟槽中并通过栅沟槽的侧壁与源极区电性接触；以及隔离层，置于栅极和导电材料之间。本发明专利技术改进了沟槽栅FET的物理和执行特性。

【技术实现步骤摘要】

本专利技术涉及半导体功率器件，更确切地说，涉及改良的沟槽栅功率器件和其制造方法。
技术介绍
图I为传统沟槽栅金属氧化物半导体场效应晶体管(MOSFET) 100的横截面图，该传统MOSFET具有已知的物理和执行特性以及，例如单元间距(cell pitch)、击穿电压能力、导通电阻(Rdson)、晶体管耐用度的局限。沟槽栅105延伸穿过P型阱106并且在n型外延层区104中终止。沟槽栅105包括沟槽侧壁和底部内衬的栅电介质114，以及凹进的栅极112。电介质层116和118将栅极112与相互连接的重叠源极隔离开。图2为传统双栅沟槽金属氧化物半导体场效应晶体管(MOSFET) 200 (也被称为保护沟槽栅金属氧化物半导体场效应晶体管)的横截面图，其改进了图I的沟槽-栅沟槽MOSFET的某些特性。沟槽205包括通过保护电介质层222与漂移区204隔离开的保护电极220。沟槽205还包括在保护电极220之上并且通过多晶娃层间电介质层(inter-polydielectric layer) 224与保护电极220隔离开的栅极212。保护电极220降低栅-源电容(Cgd)并且提高击穿电压。但是，单栅晶体管100和双栅晶体管200的一个缺点是漂移区占到总导通电阻(Rdson)的大约40%，严重限制了导通电阻的改进。对于双栅沟槽结构，更深的沟槽需要甚至更厚的漂移区从而使这个问题更加严重。沟槽栅晶体管100和200的另一个缺点是沟槽底部的高电场由于底部沟槽的弯曲限制了几种性能参数的改进，例如击穿电压和晶体管耐用度。一些应用要求将肖特基二极管与功率MOSFET进行集成。但是，这样的集成通常需要复杂的、具有多个程序和掩模步骤的工艺技术。因此，存在着对节省成本的结构和制造沟槽栅FET、单片集成二极管和MOSFET结构，以及消除或最小化与现有技术相关的缺点的终端结构的方法的需要，这样就可以实质上改进沟槽栅FET的物理和执行特性。
技术实现思路
场效应晶体管包括在第二传导类型的半导体区之上的第一传导类型的主体区。栅沟槽延伸穿过该主体区并且在半导体区中终止。至少一个导电保护电极被置于栅沟槽中。栅极被置于至少一个导电保护电极之上的并且与其隔离开的栅沟槽中。保护电介质层将该至少一个导电保护电极与该半导体区隔离开。栅极电介质层将栅极与主体区隔离开。形成保护电介质层，以使其向外张开并且在主体区之下直接延伸。在一个具体实施方式中，半导体区包括衬底区和该衬底区之上的漂移区。主体区在漂移区之上延伸，并且具有比衬底区低的掺杂浓度。栅沟槽延伸穿过该漂移区并且在该衬底区内终止。根据本专利技术的另外一个具体实施方式，场效应晶体管的形成如下所述。形成延伸到半导体内的第一深度的上沟槽部分。上沟槽部分的侧壁内衬以保护层材料，以使沿着至少上沟槽部分的部分底部壁的半导体区保持暴露。下沟槽部分延伸穿过上沟槽部分的暴露的底部壁形成，同时具有保护上沟槽部分的侧壁的保护层材料。上沟槽部分的宽度比下沟槽部分的宽度大。 在一个具体实施方式中，保护电介质层沿着下沟槽部分的侧壁和底部壁形成。保护层材料被去除。沿着上沟槽部分的侧壁形成第二隔离层(绝缘层)，第一隔离层的厚度比第二隔离层的厚度大。在另外一个具体实施方式中，第一隔离层通过硅局部氧化(LOCOS)形成。在另外一个具体实施方式中，导电保护电极形成在下沟槽部分中。多晶硅层间介质体(interpoly dielectric)形成在导电保护电极之上,并且栅极形成在多晶娃层间介质体之上。根据本专利技术的另外一个具体实施方式，场效应晶体管包括在第二传导类型的半导体区内的第一传导类型的主体区。栅沟槽延伸穿过该主体区并且在该半导体区内终止。第二传导类型的源极区在邻近栅沟槽的主体区内，以使该源极区以及主体区和半导体区之间的分界面限定了沿着栅沟槽侧壁延伸的通道区。第二传导类型的通道增强区邻近该栅沟槽。通道增强区部分延伸进入通道区的下部，从而降低通道区的电阻。在一个具体实施方式中，栅极置于栅沟槽中，并且通道增强区与沿着该沟槽栅侧壁的栅极重叠。在另外一个具体实施方式中，至少一个导电保护电极安置于栅沟槽中。栅极安置于在至少一个的导电保护电极之上但是与其隔离开的栅沟槽中。保护电介质层将至少一个导电保护电极与半导体区隔离开。栅电介质层将栅极与主体区隔离开。根据本专利技术的另外一个具体实施方式，场效应晶体管的形成如以下所述。在半导体区中形成沟槽。在沟槽中形成保护电极。进行第一传导类型的杂质的成角侧壁注入，以形成邻近沟槽的通道增强区。在半导体区中形成第二传导类型的主体区。第一传导类型的源极区在主体区中这样形成，以使源极区以及主体区和半导体区之间的界面限定了沿着栅沟槽侧壁延伸的通道区。通道增强区部分延伸入该通道区的下部，从而降低该通道区的电阻。在一个具体实施方式中，栅极在保护电极之上形成但是与该保护电极隔离开。在另外一个具体实施方式中，通道增强区自对准保护电极。根据本专利技术的另外一个具体实施方式，场效应晶体管包括延伸进入半导体区的栅沟槽。该栅沟槽具有置于其内的凹进(凹陷)的栅极。半导体区中的源极区与该栅沟槽的每侧相接。用导电材料填充该栅沟槽的上部使得与该源极区沿着每个源极区的至少一个侧壁电性接触，导电材料与凹进的栅极隔离开。根据本专利技术的另外一个具体实施方式，场效应晶体管按以下所述形成。在半导体区内形成沟槽。在该沟槽内形成凹进的栅极。双通道成角注入杂质，以在沟槽的每一侧上形成源极区。电介质层在凹进的栅极之上形成。用导电材料填充沟槽，以使导电材料与该源极区电性接触。在一个具体实施方式中，导电材料包含掺杂质的多晶硅。本专利技术涉及一种场效应晶体管，包括栅沟槽，延伸进入外延层；栅极，置于栅沟槽中；源极区，掺杂有掺杂物并邻近栅沟槽的侧壁；导电材料，置于栅极上方的栅沟槽中并通过栅沟槽的侧壁与源极区电性接触；以及隔离层，置于栅极和导电材料之间。在一种具体实施方式中，隔离层是包括压差式填充的电介质层。在一种具体实施方式中，该场效应晶体管进一步包括置于外延层中的主体区，主体区掺杂有与源极区的掺杂物具有相反传导类型的掺杂物； 至少一个导电保护电极，置于栅极之下的栅沟槽中；多晶硅层间介质体，置于栅极与至少一个导电保护电极之间；以及栅电介质层，将栅极与主体区隔离开。在一种具体实施方式中，导电材料包括多晶硅，场效应晶体管进一步包括在衬底之上的漂移区，漂移区掺杂有与源极区的掺杂物具有相同传导类型的掺杂物。在一种具体实施方式中，导电材料具有与源极区的顶部表面基本共平面的顶部表面。在一种具体实施方式中，该场效应晶体管进一步包括衬底，置于外延层之下；以及漂移区，包括在外延层中并置于衬底之上，栅沟槽延伸穿过漂移区并在衬底内终止。在一种具体实施方式中，该场效应晶体管进一步包括衬底，置于外延层之下；以及漂移区，包括在外延层中并置于衬底之上，栅沟槽延伸进入漂移区并在漂移区内终止。在一种具体实施方式中，该场效应晶体管进一步包括漂移区，置于衬底之上；以及保护电极，置于栅沟槽中在栅极之下，并且与漂移区和衬底竖直重叠。在一种具体实施方式中，该场效应晶体管进一步包括漂移区，置于衬底之上；以及保护电极，置于栅沟槽中在栅极之下，并且与沿着漂移区和衬底之间的界面对齐的平面相交。在一种具体实施方式中，栅极是凹陷的栅极。在一本文档来自技高网...

【技术保护点】
一种场效应晶体管，包括：栅沟槽，延伸进入外延层；栅极，置于所述栅沟槽中；源极区，掺杂有掺杂物并邻近所述栅沟槽的侧壁；导电材料，置于所述栅极上方的所述栅沟槽中并通过所述栅沟槽的所述侧壁与所述源极区电性接触；以及隔离层，置于所述栅极和所述导电材料之间。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：哈姆扎·耶尔马兹，丹尼尔·卡拉菲特，克里斯托弗·博古斯瓦·科考恩，史蒂文·P·萨普，迪安·E·普罗布斯特，内森·L·克拉夫特，托马斯·E·格雷布斯，罗德尼·S·里德利，加里·M·多尔尼，布鲁斯·D·马钱特，约瑟夫·A·叶季纳科，
申请(专利权)人：飞兆半导体公司，
类型：发明
国别省市：