【技术实现步骤摘要】
本申请涉及集成电路，具体涉及一种低压差线性稳压器及其控制方法和电源管理系统。
技术介绍
1、ldo(low dropout regulator，低压差线性稳压器)因具有低压差、低功耗、低噪声、占用芯片面积小等特点，被广泛应用于电子设备中进行电池供电、电源管理等。较大的功耗限制了电子设备的性能发展，所以为保持低的静态功耗通常会降低静态电流，这往往又导致带宽和功率管栅极转换速率变小，快速瞬态响应变差。传统ldo为在静态功耗和瞬态响应之间达到平衡，会增加辅助电路或者改变电路结构在低静态电流的基础上增加误差放大器的带宽和增大功率管栅极转换速率以提升瞬态响应。通常使用翻转电压跟随器(fvf)、超级源跟随器(ssf)搭配交叉耦合结构或根据负载自适应提供偏置电流等来减小运放静态尾电流对带宽的限制；或者通过提供额外的瞬态增强电路例如交叉耦合公共栅极跨导单元等来提供额外电流，用于功率管栅极充放电等大功率管以提升栅极转换速率。但这些方法只在负载变化较慢时有效，在负载快速变化的数字系统中仍然无法使静态电流的变化匹配负载的变化，优化效果不好。
2、所以常规的低功耗ldo在面对快速变化的负载时，由于其静态电流小导致线性和负载瞬态响应差，也无法有效地在低静态电流下提升带宽和功率管栅极转换速率，所以需要进行模式切换。即在待机模式下负载电流小且变化小时，使用小的尾电流，保持低功耗；在工作模式负载电流大且变化大时，使用大的尾电流，增大系统带宽和误差放大器压摆率，实现良好的瞬态响应等特性。但是数字负载的负载电流仅在时钟信号沿到来之后的很短时间内变化较快
技术实现思路
1、为了解决上述技术问题，本申请提供了一种低压差线性稳压器及其控制方法和电源管理系统，以解决现有技术中的问题。
2、根据本专利技术的一方面，提供一种低压差线性稳压器，向与之连接的数字负载提供输出电压，所述低压差线性稳压器包括：主功率管，所述主功率管的第一端接收供电电压，所述主功率管的第二端输出所述输出电压，所述主功率管的控制端与误差放大器的输出端连接；误差放大器，所述误差放大器接收基准电压和所述输出电压，并根据所述基准电压和所述输出电压调节所述主功率管的控制端的电压，以调节所述输出电压；时钟信号处理电路，接收第一时钟信号，将所述第一时钟信号延时第一时间得到第三时钟信号，所述时钟信号处理电路根据所述第一时钟信号和所述第三时钟信号输出窗口信号；尾电流补偿电路，连接在所述误差放大器和接地端之间，所述尾电流补偿电路接收所述窗口信号，并根据接收到的所述窗口信号控制自身的导通和关断，以调节所述误差放大器的尾电流的大小，其中，所述窗口信号使所述尾电流在每个所述第一时钟信号的有效边沿产生后的第一时间内增大，所述有效边沿包括上升沿和下降沿。
3、可选地，在所述第一时钟信号的有效边沿产生后的第一时间内，所述窗口信号控制所述尾电流补偿电路导通，为所述误差放大器的尾电流提供补偿电流以增大所述尾电流；在所述第三时钟信号的有效边沿产生时，所述窗口信号控制所述尾电流补偿电路关断，停止向所述误差放大器的尾电流提供补偿电流。
4、可选地，所述时钟信号处理电路还将所述第一时钟信号延时第二时间得到第二时钟信号并输出至所述数字负载，所述数字负载在所述第二时钟信号的有效边沿产生负载电流，所述第一时间大于所述第二时间。
5、可选地，所述窗口信号为方波信号，所述方波信号的占空比小于50％，且所述窗口信号在每个所述第一时间内均为高电平。
6、可选地，所述时钟信号处理电路包括至少一个时钟信号处理单元，每个所述时钟信号处理单元对应接收一个所述第一时钟信号，每个所述时钟信号处理单元均包括：第一延时单元，连接所述数字负载，将所述第一时钟信号延时第二时间后输出为第二时钟信号，并提供至所述数字负载；第二延时单元，连接所述第一延时单元，将所述第二时钟信号延时第三时间后输出为第三时钟信号；以及第一逻辑单元，连接所述第一延时单元和所述第二延时单元，所述第一逻辑单元根据所述第一时钟信号和所述第三时钟信号生成第一逻辑信号，所述第一时间为所述第二时间和所述第三时间之和。
7、可选地，所述时钟信号处理电路仅包括一个所述时钟信号处理单元，则所述时钟信号处理电路将所述第一逻辑信号作为所述窗口信号提供至所述尾电流补偿电路，且所述第一逻辑单元根据所述第一时钟信号的有效边沿输出高电平的所述窗口信号，根据所述第三时钟信号的有效边沿输出低电平的所述窗口信号。
8、可选地，所述时钟信号处理电路包括多个所述时钟信号处理单元时，所述时钟信号处理电路还包括：第二逻辑单元，连接多个所述第一逻辑单元和所述尾电流补偿电路，将多个所述第一逻辑信号处理为所述窗口信号提供至所述尾电流补偿电路，多个所述第一逻辑信号的频率不同。
9、可选地，所述第一逻辑单元为异或门，所述第二逻辑单元为或门。
10、可选地，所述第一延时单元和所述第二延时单元分别提供固定时长的所述第二时间和所述第三时间。
11、可选地，所述第一延时单元和所述第二延时单元分别接收不同的控制信号，根据所述控制信号调节所述第二时间和所述第三时间的长度。
12、可选地，所述第一延时单元接收m个所述控制信号，以得到2^m种第二时间，所述第二延时单元接收n个所述控制信号，以得到2^n种第三时间，m和n均为大于0的整数。
13、可选地，所述误差放大器包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管和第一电流源支路，所述第一晶体管的栅极和所述第二晶体管的栅极相连，所述第一晶体管的源极和所述第二晶体管的源极相连，所述第二晶体管的栅极和漏极相连；所述第一晶体管和所述第三晶体管的漏极相连，公共节点为第一节点，所述第二晶体管和所述第四晶体管的漏极相连；所述第三晶体管的源极和所述第四晶体管的源极相连，公共节点为第三节点；所述第三晶体管和所述第四晶体管的栅极分别接收所述基准电压和所述输出电压，所述第一节点连接至所述主功率管的控制端；所述第一电流源支路包括第五晶体管，所述第五晶体管的漏极连接所述第三晶体管的源极，所述第五晶体管的源极接地，所述第五晶体管的栅极接收第一偏置电压，并根据所述第一偏置电压产生尾电流。
14、可选地，所述尾电流补偿电路包括：第二电流源支路，所述第二电流源支路与所述第一电流源支路并联于所述第三节点和接地端之间，当所述窗口信号控制所述第二电流源支路导通时，所述第二电流源支路产生补偿电流，以在所述第三节点和接地端之间叠加所述补偿电流至所述尾电流，所述第二电流源支路包括第六晶体管和第七晶体管，所述第六晶体管的漏极连接至所述第四晶体管的源极，所述第六晶体管的栅极接收第二偏置电压；所述第七晶体管的漏极连接所述第六晶体管的源极，所述第七晶体管的源极接地，所述第七晶体管的栅极接收所述窗口信号，所述窗口信号控制所述第七晶体管导通时，所述尾电流补偿本文档来自技高网...
【技术保护点】
1.一种低压差线性稳压器，向与之连接的数字负载提供输出电压，其特征在于，所述低压差线性稳压器包括：
2.根据权利要求1所述的低压差线性稳压器，其特征在于，在所述第一时钟信号的有效边沿产生后的第一时间内，所述窗口信号控制所述尾电流补偿电路导通，为所述误差放大器的尾电流提供补偿电流以增大所述尾电流；在所述第三时钟信号的有效边沿产生时，所述窗口信号控制所述尾电流补偿电路关断，停止向所述误差放大器的尾电流提供补偿电流。
3.根据权利要求2所述的低压差线性稳压器，其特征在于，所述时钟信号处理电路还将所述第一时钟信号延时第二时间得到第二时钟信号并输出至所述数字负载，所述数字负载在所述第二时钟信号的有效边沿产生负载电流，所述第一时间大于所述第二时间。
4.根据权利要求1所述的低压差线性稳压器，其特征在于，所述窗口信号为方波信号，所述方波信号的占空比小于50％，且所述窗口信号在每个所述第一时间内均为高电平。
5.根据权利要求3所述的低压差线性稳压器，其特征在于，所述时钟信号处理电路包括至少一个时钟信号处理单元，每个所述时钟信号处理单元对应接收一个所
6.根据权利要求5所述的低压差线性稳压器，其特征在于，所述时钟信号处理电路仅包括一个所述时钟信号处理单元，则所述时钟信号处理电路将所述第一逻辑信号作为所述窗口信号提供至所述尾电流补偿电路，且所述第一逻辑单元根据所述第一时钟信号的有效边沿输出高电平的所述窗口信号，根据所述第三时钟信号的有效边沿输出低电平的所述窗口信号。
7.根据权利要求5所述的低压差线性稳压器，其特征在于，所述时钟信号处理电路包括多个所述时钟信号处理单元时，所述时钟信号处理电路还包括：
8.根据权利要求7所述的低压差线性稳压器，其中，所述第一逻辑单元为异或门，所述第二逻辑单元为或门。
9.根据权利要求5所述的低压差线性稳压器，其特征在于，所述第一延时单元和所述第二延时单元分别提供固定时长的所述第二时间和所述第三时间。
10.根据权利要求5所述的低压差线性稳压器，其特征在于，所述第一延时单元和所述第二延时单元分别接收不同的控制信号，根据所述控制信号调节所述第二时间和所述第三时间的长度。
11.根据权利要求10所述的低压差线性稳压器，其特征在于，所述第一延时单元接收m个所述控制信号，以得到2m种第二时间，所述第二延时单元接收n个所述控制信号，以得到2n种第三时间，m和n均为大于0的整数。
12.根据权利要求1所述的低压差线性稳压器，其特征在于，所述误差放大器包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管和第一电流源支路，
13.根据权利要求12所述的低压差线性稳压器，其特征在于，所述尾电流补偿电路包括：
14.根据权利要求13所述的低压差线性稳压器，其特征在于，所述低压差线性稳压器还包括连接至所述主功率管的输出端和接地端之间的电阻和电容，以及连接在所述输出端和所述误差放大器之间的泄放电路，所述泄放电路包括：
15.一种电源管理系统，其特征在于，包括：
16.一种低压差线性稳压器的控制方法，其特征在于，所述低压差线性稳压器向与之连接的数字负载提供输出电压，所述低压差线性稳压器包括主功率管和误差放大器，所述误差放大器根据接收到的基准电压和输出电压调节所述主功率管的控制端的电压，以调节所述输出电压，所述控制方法包括：
17.根据权利要求16所述的控制方法，其特征在于，还包括：
18.根据权利要求16所述的控制方法，其特征在于，根据所述第三时钟信号和所述第一时钟信号输出窗口信号的步骤包括：
...【技术特征摘要】
1.一种低压差线性稳压器，向与之连接的数字负载提供输出电压，其特征在于，所述低压差线性稳压器包括：
2.根据权利要求1所述的低压差线性稳压器，其特征在于，在所述第一时钟信号的有效边沿产生后的第一时间内，所述窗口信号控制所述尾电流补偿电路导通，为所述误差放大器的尾电流提供补偿电流以增大所述尾电流；在所述第三时钟信号的有效边沿产生时，所述窗口信号控制所述尾电流补偿电路关断，停止向所述误差放大器的尾电流提供补偿电流。
3.根据权利要求2所述的低压差线性稳压器，其特征在于，所述时钟信号处理电路还将所述第一时钟信号延时第二时间得到第二时钟信号并输出至所述数字负载，所述数字负载在所述第二时钟信号的有效边沿产生负载电流，所述第一时间大于所述第二时间。
4.根据权利要求1所述的低压差线性稳压器，其特征在于，所述窗口信号为方波信号，所述方波信号的占空比小于50％，且所述窗口信号在每个所述第一时间内均为高电平。
5.根据权利要求3所述的低压差线性稳压器，其特征在于，所述时钟信号处理电路包括至少一个时钟信号处理单元，每个所述时钟信号处理单元对应接收一个所述第一时钟信号，每个所述时钟信号处理单元均包括：
6.根据权利要求5所述的低压差线性稳压器，其特征在于，所述时钟信号处理电路仅包括一个所述时钟信号处理单元，则所述时钟信号处理电路将所述第一逻辑信号作为所述窗口信号提供至所述尾电流补偿电路，且所述第一逻辑单元根据所述第一时钟信号的有效边沿输出高电平的所述窗口信号，根据所述第三时钟信号的有效边沿输出低电平的所述窗口信号。
7.根据权利要求5所述的低压差线性稳压器，其特征在于，所述时钟信号处理电路包括多个所述时钟信号处理单元时，所述时钟信号处理电路还包括：
8.根据权利要求7所述的低压差线性稳压器，其中，所述第一...
【专利技术属性】
技术研发人员：柳奕名，孙立平，陈凯，
申请(专利权)人：杭州士兰微电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。