【技术实现步骤摘要】
本专利技术涉及半导体，特别涉及一种ldmos器件及其制备方法。
技术介绍
1、随着节能减排观念深入人心，如何降低电能在产生、运输和使用过程中的不必要损耗，成为了工业优化的重中之重。功率管理ic(power management ic，pmic)是管理电能变换的核心芯片，其通过合理控制输入、输出信号，从而降低电能转换引起的非必要损耗。对于pmic尤其是大电流处理能力的pmic而言，核心功率处理单元往往决定了功率管理ic效率的上限。
2、由于具有高可靠性、高速开关、高输入阻抗、正温电阻等能力，pmic的核心功率处理单元常用ldmos(laterally diffused metal oxide semiconductor，横向扩散金属氧化物半导体)。ldmos的功能完备性、效率、鲁棒性及可靠性成为业内研究的主要课题。
3、bcd(bipolar-cmos-dmos)工艺是实现pmic的物理载体，属于半导体制造发展中的特色工艺。为缩短研发周期，bcd一般基于已有的、成熟的cmos工艺或bicmos工艺开发。然而，高压ldmos所需的高耐压、高导通效率以及高可靠性对工序的要求却往往与cmos或bicmos存在差异。该差异造成基于cmos/bicmos开发的bcd在版次、版图处理上需要作适配性优化。
4、合适的结耐压设计是bcd工艺实现基本功能的基础，更是实现高可靠性、高鲁棒性的前提。传统的ldmos制造工艺中，浅槽隔离(shallow trench isolation，sti)结构底部的漂移区结深较浅
技术实现思路
1、鉴于上述问题，本专利技术的目的在于提供一种ldmos器件及其制备方法，以解决ldmos器件漏端斜向的耐压低的问题。
2、根据本专利技术的一方面，提供一种ldmos器件，包括：半导体层；沟槽隔离结构，位于所述半导体层内，所述沟槽隔离结构为环形，所述沟槽隔离结构内部的区域为有源区，所述沟槽隔离结构以及所述沟槽隔离结构外侧的区域为终端区；第二掺杂类型的漂移区，位于所述半导体层内，所述漂移区的一部分位于所述有源区内，所述漂移区的另一部分位于所述沟槽隔离结构下方；第一掺杂类型的体区，部分所述体区位于所述有源区内；第二掺杂类型的源区，位于所述体区内；第二掺杂类型的漏区，位于所述漂移区内；栅结构，位于部分所述体区和所述漂移区上，且位于所述源区和所述漏区之间；其中，所述源区和所述漏区位于所述有源区内，所述漏区与所述沟槽隔离结构相互分离。
3、可选地，所述有源区包括：第一部分，在第一方向延伸；第二部分，位于所述第一部分的两端，在与所述第一部分垂直的第二方向上，所述第二部分的长度大于所述第一部分的长度；所述源区位于所述第一部分内，所述漏区位于所述第二部分内。
4、可选地，在第一方向上，所述漏区与所述沟槽隔离结构相互靠近的一侧的侧壁之间的第一间距为0.4μm～6μm；在第二方向上，所述漏区与所述沟槽隔离结构相互靠近的一侧的侧壁之间的第二间距为0.4μm～6μm，其中，所述第一间距和所述第二间距相同或者不同。
5、可选地，所述沟槽隔离结构的下方的所述漂移区的结深小于位于所述有源区的所述漂移区的结深。
6、可选地，还包括：第一接触区，位于所述体区内，与所述源区邻接；层间介质层，位于所述半导体层以及所述栅结构上；第一接触结构，贯穿所述层间介质层与所述第一接触区和所述源区接触；第二接触结构，贯穿所述层间介质层与所述栅结构接触；第三接触结构，贯穿所述层间介质层与所述漏区接触。
7、可选地，还包括：第一掺杂类型的阱区，所述阱区位于所述沟槽隔离结构外侧以及所述沟槽隔离结构的下方并与所述沟槽隔离结构邻接；第二接触区，位于所述阱区内；以及第四接触结构，贯穿所述层间介质层与所述第二接触区接触，所述第四接触结构经过布线与所述第一接触结构连接。
8、可选地，还包括第五接触结构，所述第五接触结构从所述层间介质层的表面向其内部延伸，其底部位于所述层间介质层内，所述第五接触结构位于所述栅结构和所述第三接触结构之间，且经过布线与所述第一接触接触结构连接。
9、可选地，还包括第一沟槽隔离结构，所述第一沟槽隔离结构位于所述有源区内的漂移区内且位于所述源区和所述漏区之间；所述第一沟槽隔离结构的一侧与所述漏区邻接；所述第一沟槽隔离结构远离所述漏区的一侧与所述源区相互分离。
10、可选地，所述栅结构包括：第一栅介质层，位于部分所述体区和所述漂移区上，且位于所述源区与所述漏区之间；栅多晶硅，位于所述第一栅介质层上；以及侧墙，位于所述栅多晶硅和所述第一栅介质层的侧壁，且与所述栅多晶硅和所述第一栅介质层邻接。
11、可选地，在第一方向上，所述栅多晶硅在所述半导体层上的投影和所述第二部分之间具有一定距离；在第一方向上，所述栅多晶硅在所述半导体层上的投影和所述第二部分之间的间距为0.1μm～0.8μm。
12、可选地，在第一方向上，所述栅多晶硅在所述半导体层上的投影和所述第二部分之间部分交叠；在所述第一方向上，所述栅多晶硅在所述半导体层上的投影和所述第二部分之间的交叠区域的宽度为0.05μm～0.3μm。
13、可选地，还包括第二栅介质层，所述第二栅介质层至少覆盖所述漏区与所述沟槽隔离结构之间的所述漂移区的表面且延伸覆盖部分所述沟槽隔离结构的表面。
14、可选地，所述第二栅介质层还覆盖剩余的暴露的漂移区的表面并延伸覆盖部分所述沟槽隔离结构的表面，所述栅多晶硅还覆盖部分所述第二栅介质层。
15、可选地，所述半导体层包括衬底；或者所述半导体层包括衬底以及位于所述衬底上的外延层；所述半导体层的材料为硅、碳化硅、氮化镓、氧化镓、氮化铝以及金刚石中的一种或者几种。
16、可选地，所述沟槽隔离结构为浅沟槽隔离结构，所述浅沟槽隔离结构的深度范围为2000埃～5000埃。
17、根据本专利技术的另一方面，提供一种ldmos器件的制备方法，包括：在第一掺杂类型的半导体层内形成沟槽隔离结构，所述沟槽隔离结构为环形，所述沟槽隔离结构内部的区域为有源区，所述沟槽隔离结构以及所述沟槽隔离结构外侧的区域为终端区；在所述半导体层内形成第二掺杂类型的漂移区，所述漂移区的一部分位于所述有源区内，所述漂移区的另一部分位于所述沟槽隔离结构下方；在所述半导体层上方形成栅结构；形成第一掺杂类型的体区，部分所述体区位于所述有源区内；在所述体区内形成第二掺杂类型的源区；在所述漂移区内形成第二掺杂类型的漏区，所述栅结构位于部分所述体区和所述漂移区上，且位于所述源区和所述漏区之间；其中，所述源区和所述漏区位于所述有源区内，所述漏区与所述沟槽隔离结构相互分离。
18、可选地，所述有源区包括：第一部分，在第一方向延伸；第二本文档来自技高网...
【技术保护点】
1.一种LDMOS器件，包括：
2.根据权利要求1所述的LDMOS器件，其中，所述有源区包括：
3.根据权利要求1或2所述的LDMOS器件，其中，在第一方向上，所述漏区与所述沟槽隔离结构相互靠近的一侧的侧壁之间的第一间距为0.4μm～6μm；在第二方向上，所述漏区与所述沟槽隔离结构相互靠近的一侧的侧壁之间的第二间距为0.4μm～6μm，其中，所述第一间距和所述第二间距相同或者不同。
4.根据权利要求1所述的LDMOS器件，其中，所述沟槽隔离结构的下方的所述漂移区的结深小于位于所述有源区的所述漂移区的结深。
5.根据权利要求1所述的LDMOS器件，其中，还包括：
6.根据权利要求5所述的LDMOS器件，其中，还包括：
7.根据权利要求6所述的LDMOS器件，其中，还包括第五接触结构，所述第五接触结构从所述层间介质层的表面向其内部延伸，其底部位于所述层间介质层内，所述第五接触结构位于所述栅结构和所述第三接触结构之间，且经过布线与所述第一接触接触结构连接。
8.根据权利要求1所述的LDMOS器件，其中，
9.根据权利要求1所述的LDMOS器件，其中，所述栅结构包括：
10.根据权利要求9所述的LDMOS器件，其中，在第一方向上，所述栅多晶硅在所述半导体层上的投影和所述第二部分之间具有一定距离；在第一方向上，所述栅多晶硅在所述半导体层上的投影和所述第二部分之间的间距为0.1μm～0.8μm。
11.根据权利要求9所述的LDMOS器件，其中，在第一方向上，所述栅多晶硅在所述半导体层上的投影和所述第二部分之间部分交叠；在所述第一方向上，所述栅多晶硅在所述半导体层上的投影和所述第二部分之间的交叠区域的宽度为0.05μm～0.3μm。
12.根据权利要求9～11任一项所述的LDMOS器件，其中，还包括第二栅介质层，所述第二栅介质层至少覆盖所述漏区与所述沟槽隔离结构之间的所述漂移区的表面且延伸覆盖部分所述沟槽隔离结构的表面。
13.根据权利要求12所述的LDMOS器件，其中，所述第二栅介质层还覆盖剩余的暴露的漂移区的表面并延伸覆盖部分所述沟槽隔离结构的表面，所述栅多晶硅还覆盖部分所述第二栅介质层。
14.根据权利要求1所述的LDMOS器件，其中，所述半导体层包括衬底；或者所述半导体层包括衬底以及位于所述衬底上的外延层；所述半导体层的材料为硅、碳化硅、氮化镓、氧化镓、氮化铝以及金刚石中的一种或者几种。
15.根据权利要求1所述的LDMOS器件，其中，所述沟槽隔离结构为浅沟槽隔离结构，所述浅沟槽隔离结构的深度范围为2000埃～5000埃。
16.一种LDMOS器件的制备方法，包括：
17.根据权利要求16所述的方法，其中，所述有源区包括：
18.根据权利要求16或17所述的方法，其中，在第一方向上，所述漏区与所述沟槽隔离结构相互靠近的一侧的侧壁之间的第一间距为0.4μm～6μm；在第二方向上，所述漏区与所述沟槽隔离结构相互靠近的一侧的侧壁之间的第二间距为0.4μm～6μm，其中，所述第一间距和所述第二间距相同或者不同。
19.根据权利要求16所述的方法，其中，所述沟槽隔离结构的下方的所述漂移区的结深小于位于所述有源区的所述漂移区的结深。
20.根据权利要求16所述的方法，其中，还包括：
21.根据权利要求20所述的方法，其中，还包括：
22.根据权利要求21所述的方法，其中，还包括形成第五接触结构，所述第五接触结构从所述层间介质层的表面向其内部延伸，其底部位于所述层间介质层内，所述第五接触结构位于所述栅结构和所述第三接触结构之间，且经过布线与所述第一接触接触结构连接。
23.根据权利要求16所述的方法，其中，还包括形成第一沟槽隔离结构，所述第一沟槽隔离结构位于所述有源区内的漂移区内且位于所述源区和所述漏区之间；
24.根据权利要求16所述的方法，其中，形成所述栅结构的方法包括：
25.根据权利要求24所述的方法，其中，在第一方向上，所述栅多晶硅在所述半导体层上的投影和所述第二部分之间具有一定距离；在第一方向上，所述栅多晶硅在所述半导体层上的投影和所述第二部分之间的间距为0.1μm～0.8μm。
26.根据权利要求24所述的方法，其中，在所述第一方向上，所述第二部分延伸至所述栅多晶硅的下方，所述栅多晶硅在所述半导体层上的投影和所述第二部分之间部分交叠；...
【技术特征摘要】
1.一种ldmos器件，包括：
2.根据权利要求1所述的ldmos器件，其中，所述有源区包括：
3.根据权利要求1或2所述的ldmos器件，其中，在第一方向上，所述漏区与所述沟槽隔离结构相互靠近的一侧的侧壁之间的第一间距为0.4μm～6μm；在第二方向上，所述漏区与所述沟槽隔离结构相互靠近的一侧的侧壁之间的第二间距为0.4μm～6μm，其中，所述第一间距和所述第二间距相同或者不同。
4.根据权利要求1所述的ldmos器件，其中，所述沟槽隔离结构的下方的所述漂移区的结深小于位于所述有源区的所述漂移区的结深。
5.根据权利要求1所述的ldmos器件，其中，还包括：
6.根据权利要求5所述的ldmos器件，其中，还包括：
7.根据权利要求6所述的ldmos器件，其中，还包括第五接触结构，所述第五接触结构从所述层间介质层的表面向其内部延伸，其底部位于所述层间介质层内，所述第五接触结构位于所述栅结构和所述第三接触结构之间，且经过布线与所述第一接触接触结构连接。
8.根据权利要求1所述的ldmos器件，其中，还包括第一沟槽隔离结构，所述第一沟槽隔离结构位于所述有源区内的漂移区内且位于所述源区和所述漏区之间；
9.根据权利要求1所述的ldmos器件，其中，所述栅结构包括：
10.根据权利要求9所述的ldmos器件，其中，在第一方向上，所述栅多晶硅在所述半导体层上的投影和所述第二部分之间具有一定距离；在第一方向上，所述栅多晶硅在所述半导体层上的投影和所述第二部分之间的间距为0.1μm～0.8μm。
11.根据权利要求9所述的ldmos器件，其中，在第一方向上，所述栅多晶硅在所述半导体层上的投影和所述第二部分之间部分交叠；在所述第一方向上，所述栅多晶硅在所述半导体层上的投影和所述第二部分之间的交叠区域的宽度为0.05μm～0.3μm。
12.根据权利要求9～11任一项所述的ldmos器件，其中，还包括第二栅介质层，所述第二栅介质层至少覆盖所述漏区与所述沟槽隔离结构之间的所述漂移区的表面且延伸覆盖部分所述沟槽隔离结构的表面。
13.根据权利要求12所述的ldmos器件，其中，所述第二栅介质层还覆盖剩余的暴露的漂移区的表面并延伸覆盖部分所述沟槽隔离结构的表面，所述栅多晶硅还覆盖部分所述第二栅介质层。
14.根据权利要求1所述的ldmos器件，其中，所述半导体层包括衬底；或者所述半导体层包括衬底以及位于所述衬底上的外延层；所述半导体层的材料为硅、碳化硅、氮化镓、氧化镓、氮化铝以及金刚石中的一种或者几种。
15.根据权利要求1所述的ldmos器件，其中，所述沟槽隔离结构为浅沟槽隔离结构，所述浅沟槽隔离结构的深度范围为2000埃～5000埃...
【专利技术属性】
技术研发人员：邹华，高丽敏，姚国亮，刘建平，张邵华，
申请(专利权)人：杭州士兰微电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。