【技术实现步骤摘要】
本公开涉及半导体器件，特别涉及一种功率半导体器件及其制造方法。
技术介绍
1、开关电源、dc-dc、ac-dc等电源管理电路中常采用功率半导体器件实现电能转换与控制等功能。vdmos(vertical double-diffused metal oxide semiconductor，垂直双扩散金属氧化物半导体)场效应晶体管因优越的开关性能及高输入阻抗而被广泛采用。vdmos场效应晶体管包括在半导体层表面上形成的源区和在半导体衬底表面形成的漏区，在导通状态下，电流主要沿着半导体衬底的深度方向纵向流动。
2、随着制造工艺的提升，屏蔽栅mosfet器件的元胞宽度尺寸不断减小，增加了元胞密度但是增加了极间的寄生电阻。功率半导体器件通常应用于高频开关场景，故寄生电阻会带来额外的开关损耗，而开关损耗又由栅漏电容直接决定。屏蔽栅mosfet器件通过体内场板(屏蔽栅)辅助耗尽半导体层能够增加半导体层的掺杂浓度、降低导通电阻，同时栅漏电极之间又有屏蔽介质层隔开，从而减小了栅漏电容，提高了开关速度，降低了开关损耗。因此在设计功率半导体器件时，需要对功率半导体器件的导通电阻及栅漏电容参数这一矛盾关系进行折衷考虑。
技术实现思路
1、鉴于上述问题，本专利技术的目的在于提供一种功率半导体器件及其制造方法，以优化导通电阻。
2、根据本专利技术的第一方面，提供一种功率半导体器件，包括：
3、衬底，包括相对的第一表面和第二表面；
4、位于所述衬底第一表面的半导体层
5、位于所述半导体层中的多个沟槽，所述多个沟槽阵列排布；
6、位于每个沟槽内的屏蔽栅介质层、屏蔽栅、控制栅介质层、控制栅；
7、位于所述半导体层中的体区，所述体区邻近所述多个沟槽的上部；
8、位于所述体区中的源区；
9、与所述源区和所述屏蔽栅电连接的源极电极；
10、位于所述衬底的第二表面的漏极电极；以及
11、与所述控制栅电连接的栅极电极，
12、其中，所述屏蔽栅位于所述沟槽的中心区域，所述控制栅位于所述屏蔽栅的四周，所述屏蔽栅介质层覆盖所述沟槽的底部和一部分侧壁并将所述屏蔽栅与所述半导体层隔开，所述控制栅介质层覆盖所述沟槽的剩余部分侧壁以及屏蔽栅介质层和屏蔽栅并将所述控制栅和所述屏蔽栅隔开以及将所述控制栅与所述半导体层隔开。
13、可选地，所述沟槽的俯视图形为矩形，所述沟槽的宽度与长度的比值为1:1.2～1:2。
14、可选地，所述沟槽的宽度与长度的比值为1:1.5。
15、可选地，所述多个沟槽为矩阵式阵列排布或者菱形式阵列排布。
16、可选地，所述沟槽的俯视图形的矩形至少包括一个圆角，所述圆角的半径大于或者等于所述沟槽的宽度的四分之一，且小于或者等于所述沟槽的宽度的二分之一。
17、可选地，所述沟槽的宽度为1.1μm～4.5μm，所述沟槽的深度为5μm～20μm，相邻两个沟槽之间的间距为0.5μm～5μm。
18、可选地，所述沟槽的宽度为1.1μm～3.6μm。
19、可选地，所述屏蔽栅介质层的厚度为3800埃-20000埃，所述屏蔽栅距离所述半导体层第一表面的距离为0μm～1.5μm。
20、可选地，所述控制栅的深度为0.4μm～1.5μm，所述控制栅的宽度为0.2μm～1μm，所述控制栅距离所述半导体层的第一表面的距离为0μm～0.2μm，所述控制栅介质层的厚度为600埃～3000埃。
21、可选地，还包括：
22、第一导电连接层，将沟槽中的控制栅与所述栅极电极连接；以及
23、第二导电连接层，将沟槽中的屏蔽栅和源区与所述源极电极连接。
24、可选地，所述第一导电连接层和所述第二导电连接层为金属。
25、可选地，还包括：
26、第一介质层，覆盖所述半导体层和所述沟槽的表面，所述第一介质层中包括第一接触孔、第二接触孔和第三接触孔，
27、所述第一接触孔贯穿所述第一介质层并到达所述屏蔽栅表面，
28、所述第二接触孔贯穿所述第一介质层并到达所述源区表面，所述第一接触孔和所述第二接触孔中以及所述第一接触孔和所述第二接触孔之间的第一介质层表面形成所述第二导电连接层，
29、所述第三接触孔贯穿所述第一介质层并到达所述控制栅表面，所述第三接触孔中和相邻第三接触孔之间的第一介质层表面形成所述第一导电连接层；
30、第二介质层，位于所述第一导电连接层上以及所述第一导电连接层与所述第二导电连接层之间的所述第一介质层表面，
31、所述源极电极位于所述第二介质层和所述第二导电连接层上并与所述第二导电连接层连接，所述栅极电极位于所述第一导电连接层上并与所述第一导电连接层连接。
32、根据本专利技术的另一方面，提供一种功率半导体器件的制造方法，包括：
33、在衬底的第一表面形成半导体层；
34、在所述半导体层中形成多个沟槽，所述多个沟槽阵列排布；
35、在所述多个沟槽内形成屏蔽栅介质层、屏蔽栅、控制栅介质层、控制栅；
36、在所述半导体层中形成体区，所述体区邻近所述多个沟槽的上部；
37、在所述体区中形成源区；
38、形成与所述源区和所述屏蔽栅电连接的源极电极；
39、在所述衬底的第二表面形成漏极电极；以及
40、形成与所述控制栅电连接的栅极电极，
41、其中，所述屏蔽栅位于所述沟槽的中心区域，所述控制栅位于所述屏蔽栅的四周，所述屏蔽栅介质层覆盖所述沟槽的底部和一部分侧壁并将所述屏蔽栅与所述半导体层隔开，所述控制栅介质层覆盖所述沟槽的剩余部分侧壁以及屏蔽栅介质层和屏蔽栅并将所述控制栅和所述屏蔽栅隔开以及将所述控制栅与所述半导体层隔开。
42、可选地，所述沟槽的俯视图形为矩形，所述沟槽的宽度与长度的比值为1:1.2～1:2。
43、可选地，所述沟槽的宽度与长度的比值为1:1.5。
44、可选地，所述多个沟槽为矩阵式阵列排布或者菱形式阵列排布。
45、可选地，所述沟槽的俯视图形的矩形至少包括一个圆角，所述圆角的半径大于或者等于所述沟槽的宽度的四分之一，且小于或者等于所述沟槽的宽度的二分之一。
46、可选地，所述沟槽的宽度为1.1μm～4.5μm，所述沟槽的深度为5μm～20μm，相邻两个沟槽之间的间距为0.5μm～5μm。
47、可选地，所述沟槽的宽度为1.1μm～3.6μm。
48、可选地，所述屏蔽栅介质层的厚度为3800埃-20000埃，所述屏蔽栅距离所述半导体层第一表面的距离为0μm～1.5μm。
49、可选地，所述控制栅的深度为0.4μm～1.5μm，所述控制栅的宽度为0.2μm～1μm，所述控制栅距离所述半导体层的第一表面本文档来自技高网...
【技术保护点】
1.一种功率半导体器件，其特征在于，包括：
2.根据权利要求1所述的功率半导体器件，其特征在于，所述沟槽的俯视图形为矩形，所述沟槽的宽度与长度的比值为1:1.2～1:2。
3.根据权利要求2所述的功率半导体器件，其特征在于，所述沟槽的宽度与长度的比值为1:1.5。
4.根据权利要求1所述的功率半导体器件，其特征在于，所述多个沟槽为矩阵式阵列排布或者菱形式阵列排布。
5.根据权利要求2所述的功率半导体器件，其特征在于，所述沟槽的俯视图形的矩形至少包括一个圆角，所述圆角的半径大于或者等于所述沟槽的宽度的四分之一，且小于或者等于所述沟槽的宽度的二分之一。
6.根据权利要求1-5任一项所述的功率半导体器件，其特征在于，所述沟槽的宽度为1.1μm～4.5μm，所述沟槽的深度为5μm～20μm，相邻两个沟槽之间的间距为0.5μm～5μm。
7.根据权利要求6所述的功率半导体器件，其特征在于，所述沟槽的宽度为1.1μm～3.6μm。
8.根据权利要求1所述的功率半导体器件，其特征在于，所述屏蔽栅介质层的厚度为3
9.根据权利要求1所述的功率半导体器件，其特征在于，所述控制栅的深度为0.4μm～1.5μm，所述控制栅的宽度为0.2μm～1μm，所述控制栅距离所述半导体层的第一表面的距离为0μm～0.2μm，所述控制栅介质层的厚度为600埃～3000埃。
10.根据权利要求1所述的功率半导体器件，其特征在于，还包括：
11.根据权利要求10所述的功率半导体器件，其特征在于，所述第一导电连接层和所述第二导电连接层为金属。
12.根据权利要求10所述的功率半导体器件，其特征在于，还包括：
13.一种功率半导体器件的制造方法，其特征在于，包括：
14.根据权利要求13所述的功率半导体器件的制造方法，其特征在于，所述沟槽的俯视图形为矩形，所述沟槽的宽度与长度的比值为1:1.2～1:2。
15.根据权利要求14所述的功率半导体器件的制造方法，其特征在于，所述沟槽的宽度与长度的比值为1:1.5。
16.根据权利要求13所述的功率半导体器件的制造方法，其特征在于，所述多个沟槽为矩阵式阵列排布或者菱形式阵列排布。
17.根据权利要求14所述的功率半导体器件的制造方法，其特征在于，所述沟槽的俯视图形的矩形至少包括一个圆角，所述圆角的半径大于或者等于所述沟槽的宽度的四分之一，且小于或者等于所述沟槽的宽度的二分之一。
18.根据权利要求13-17任一项所述的功率半导体器件的制造方法，其特征在于，所述沟槽的宽度为1.1μm～4.5μm，所述沟槽的深度为5μm～20μm，相邻两个沟槽之间的间距为0.5μm～5μm。
19.根据权利要求18所述的功率半导体器件的制造方法，其特征在于，所述沟槽的宽度为1.1μm～3.6μm。
20.根据权利要求13所述的功率半导体器件的制造方法，其特征在于，所述屏蔽栅介质层的厚度为3800埃-20000埃，所述屏蔽栅距离所述半导体层第一表面的距离为0μm～1.5μm。
21.根据权利要求13所述的功率半导体器件的制造方法，其特征在于，所述控制栅的深度为0.4μm～1.5μm，所述控制栅的宽度为0.2μm～1μm，所述控制栅距离所述半导体层的第一表面的距离为0μm～0.2μm，所述控制栅介质层的厚度为600埃～3000埃。
22.根据权利要求13所述的功率半导体器件的制造方法，其特征在于，还包括：
23.根据权利要求22所述的功率半导体器件的制造方法，其特征在于，所述第一导电连接层和所述第二导电连接层为金属。
24.根据权利要求22所述的功率半导体器件的制造方法，其特征在于，还包括：
...【技术特征摘要】
1.一种功率半导体器件，其特征在于，包括：
2.根据权利要求1所述的功率半导体器件，其特征在于，所述沟槽的俯视图形为矩形，所述沟槽的宽度与长度的比值为1:1.2～1:2。
3.根据权利要求2所述的功率半导体器件，其特征在于，所述沟槽的宽度与长度的比值为1:1.5。
4.根据权利要求1所述的功率半导体器件，其特征在于，所述多个沟槽为矩阵式阵列排布或者菱形式阵列排布。
5.根据权利要求2所述的功率半导体器件，其特征在于，所述沟槽的俯视图形的矩形至少包括一个圆角，所述圆角的半径大于或者等于所述沟槽的宽度的四分之一，且小于或者等于所述沟槽的宽度的二分之一。
6.根据权利要求1-5任一项所述的功率半导体器件，其特征在于，所述沟槽的宽度为1.1μm～4.5μm，所述沟槽的深度为5μm～20μm，相邻两个沟槽之间的间距为0.5μm～5μm。
7.根据权利要求6所述的功率半导体器件，其特征在于，所述沟槽的宽度为1.1μm～3.6μm。
8.根据权利要求1所述的功率半导体器件，其特征在于，所述屏蔽栅介质层的厚度为3800埃-20000埃，所述屏蔽栅距离所述半导体层第一表面的距离为0μm～1.5μm。
9.根据权利要求1所述的功率半导体器件，其特征在于，所述控制栅的深度为0.4μm～1.5μm，所述控制栅的宽度为0.2μm～1μm，所述控制栅距离所述半导体层的第一表面的距离为0μm～0.2μm，所述控制栅介质层的厚度为600埃～3000埃。
10.根据权利要求1所述的功率半导体器件，其特征在于，还包括：
11.根据权利要求10所述的功率半导体器件，其特征在于，所述第一导电连接层和所述第二导电连接层为金属。
12.根据权利要求10所述的功率半导体器件，其特征在于，还包括：
13.一种功率半导体器件的制造方法，其特征在于，包括：
14...
【专利技术属性】
技术研发人员：陈勇，张邵华，杨青森，陈琛，刘块，
申请(专利权)人：杭州士兰微电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。