功率半导体器件及其制造方法技术

本公开提供了一种功率半导体器件及其制造方法，功率半导体器件中的屏蔽栅和控制栅位于同一沟槽中，所有控制栅通过第一导电连接层进行连接，不需要设置单独的控制栅沟槽，减少版次，降低成本，并且与传统屏蔽栅工艺兼容，减小了工艺复杂度。控制栅位于屏蔽栅的四周，使得在第一方向和第二方向上相邻的沟槽均能通过电流，大大降低了导通电阻。屏蔽栅通过第二导电连接层直接与源极电连接，避免了高速开关应用中的开启不均匀的问题，提高了可靠性。同时矩形片状的屏蔽栅的长度减小，使得屏蔽栅的寄生电阻得到有效减小，从而降低寄生电阻带来的延时。

【技术实现步骤摘要】

本公开涉及半导体器件，特别涉及一种功率半导体器件及其制造方法。

技术介绍

1、开关电源、dc-dc、ac-dc等电源管理电路中常采用功率半导体器件实现电能转换与控制等功能。vdmos(vertical double-diffused metal oxide semiconductor，垂直双扩散金属氧化物半导体)场效应晶体管因优越的开关性能及高输入阻抗而被广泛采用。vdmos场效应晶体管包括在半导体层表面上形成的源区和在半导体衬底表面形成的漏区，在导通状态下，电流主要沿着半导体衬底的深度方向纵向流动。

2、随着制造工艺的提升，屏蔽栅mosfet器件的元胞宽度尺寸不断减小，增加了元胞密度但是增加了极间的寄生电阻。功率半导体器件通常应用于高频开关场景，故寄生电阻会带来额外的开关损耗，而开关损耗又由栅漏电容直接决定。屏蔽栅mosfet器件通过体内场板(屏蔽栅)辅助耗尽半导体层能够增加半导体层的掺杂浓度、降低导通电阻，同时栅漏电极之间又有屏蔽介质层隔开，从而减小了栅漏电容，提高了开关速度，降低了开关损耗。因此在设计功率半导体器件时，需要对功率半导体器件本文档来自技高网...

【技术保护点】

1.一种功率半导体器件，其特征在于，包括：

2.根据权利要求1所述的功率半导体器件，其特征在于，所述沟槽的俯视图形为矩形，所述沟槽的宽度与长度的比值为1:1.2～1:2。

3.根据权利要求2所述的功率半导体器件，其特征在于，所述沟槽的宽度与长度的比值为1:1.5。

4.根据权利要求1所述的功率半导体器件，其特征在于，所述多个沟槽为矩阵式阵列排布或者菱形式阵列排布。

5.根据权利要求2所述的功率半导体器件，其特征在于，所述沟槽的俯视图形的矩形至少包括一个圆角，所述圆角的半径大于或者等于所述沟槽的宽度的四分之一，且小于或者等于所述沟槽的宽度的二...

【技术特征摘要】

1.一种功率半导体器件，其特征在于，包括：

2.根据权利要求1所述的功率半导体器件，其特征在于，所述沟槽的俯视图形为矩形，所述沟槽的宽度与长度的比值为1:1.2～1:2。

3.根据权利要求2所述的功率半导体器件，其特征在于，所述沟槽的宽度与长度的比值为1:1.5。

4.根据权利要求1所述的功率半导体器件，其特征在于，所述多个沟槽为矩阵式阵列排布或者菱形式阵列排布。

5.根据权利要求2所述的功率半导体器件，其特征在于，所述沟槽的俯视图形的矩形至少包括一个圆角，所述圆角的半径大于或者等于所述沟槽的宽度的四分之一，且小于或者等于所述沟槽的宽度的二分之一。

6.根据权利要求1-5任一项所述的功率半导体器件，其特征在于，所述沟槽的宽度为1.1μm～4.5μm，所述沟槽的深度为5μm～20μm，相邻两个沟槽之间的间距为0.5μm～5μm。

7.根据权利要求6所述的功率半导体器件，其特征在于，所述沟槽的宽度为1.1μm～3.6μm。

8.根据权利要求1所述的功率半导体器件，其特征在于，所述屏蔽栅介质层的厚度为3800埃-20000埃，所述屏蔽栅距离所述半导体层第一表面的距离为0μm～1.5μm。

9.根据权利要求1所述的功率半导体器件，其特征在于，所述控制栅的深度为0.4μm～1.5μm，所述控制栅的宽度为0.2μm～1μm，所述控制栅距离所述半导体层的第一表面的距离为0μm～0.2μm，所述控制栅介质层的厚度为600埃～3000埃。

10.根据权利要求1所述的功率半导体器件，其特征在于，还包括：

11.根据权利要求10所述的功率半导体器件，其特征在于，所述第一导电连接层和所述第二导电连接层为金属。

12.根据权利要求10所述的功率半导体器件，其特征在于，还包括：

13.一种功率半导体器件的制造方法，其特征在于，包括：

14...

【专利技术属性】
技术研发人员：陈勇，张邵华，杨青森，陈琛，刘块，
申请(专利权)人：杭州士兰微电子股份有限公司，
类型：发明
国别省市：