主动元件阵列基板制造技术

本发明专利技术公开了一种主动元件阵列基板包括第一扫描线、第一数据线、第二数据线、第一主动元件、第一像素电极、第二主动元件、第二像素电极与第一遮蔽图案层。第一主动元件包括与第一扫描线电性连接的第一栅极、第一半导体图案层、与第一数据线电性连接的第一源极以及第一漏极。第二主动元件包括与第一扫描线电性连接的第二栅极、第二半导体图案层、与第二数据线电性连接的第二源极以及第二漏极。第一遮蔽图案层与第一半导体图案层及第二半导体图案层重叠。第一遮蔽图案层与第二数据线重叠且不与第一数据线重叠。

【技术实现步骤摘要】

本专利技术是有关于一种基板，且特别是有关于一种主动元件阵列基板。
技术介绍
随着显示科技的日益进步，人们借着显示器的辅助可使生活更加便利，为求显示器轻、薄的特性，促使平面的显示面板(flat panel display，FPD)，成为目前的主流。一般而言，显示面板的像素结构至少包括主动元件以及与主动元件电性连接的像素电极。主动元件用来作为显示单元的开关元件。主动元件包括与扫描线电性连接的栅极、与栅极重叠设置的半导体图案层、与数据线以及半导体图案层一端电性连接的源极以及与半导体图案层另一端电性连接的漏极。为了减少主动元件的漏电，一般而言，像素结构更包括配置于半导体层下方的遮光图案层，以减少半导体层的受光量。
技术实现思路
本专利技术提供多种主动元件阵列基板，能改善串音(cross talk)现象。本专利技术的一主动元件阵列基板，包括第一扫描线、第一数据线、第二数据线、第一主动元件、第一像素电极、第二主动元件、第二像素电极以及第一遮蔽图案层。第一主动元件包括与第一扫描线电性连接的第一栅极、与第一栅极重叠设置的第一半导体图案层、与第一半导体图案层电性连接且与第一数据线电性连接的第一源极以及与第一半导体图案层电性连接的第一漏极。第一像素电极与第一主动元件的第一漏极电性连接。第二主动元件包括与第一扫描线电性连接的第二栅极、与第二栅极重叠设置的第二半导体图案层、与第二半导体图案层电性连接且与第二数据线电性连接的第二源极以及与第二半导体图案层电性连接的第二漏极。第二像素电极与第二主动元件的第二漏极电性连接。第一遮蔽图案层与第一半导体图案层以及第二半导体图案层重叠。第一遮蔽图案层与第二数据线重叠且不与第一数据线重叠。本专利技术的另一主动元件阵列基板，包括第一扫描线、第一数据线、第二数据线、第一主动元件、第一像素电极、第二主动元件、第二像素电极以及遮蔽图案层。第一主动元件包括与第一扫描线电性连接的第一栅极、与第一栅极重叠设置的第一半导体图案层、与第一半导体图案层电性连接且与第一数据线电性连接的第一源极以及与第一半导体图案层电性连接的第一漏极。第一像素电极与第一主动元件的第一漏极电性连接。第二主动元件包括与第一扫描线电性连接的第二栅极、与第二栅极重叠设置的第二半导体图案层、与第二半导体图案层电性连接且与第二数据线电性连接的第二源极以及与第二半导体图案层电性连接的第二漏极。第二像素电极与第二主动元件的第二漏极电性连接。遮蔽图案层与第一半导体图案层重叠。第二半导体图案层不与任何遮蔽图案层重叠。本专利技术的又一主动元件阵列基板，包括多个第一重复单元以及与第一重复单元搭配排列的多个第二重复单元。每一重复单元包括第一扫描线、第一数据线、第二数据线、第一主动元件、第一像素电极、第二主动元件、第二像素电极以及第一遮蔽图案层。第一主动元件包括与第一扫描线电性连接的第一栅极、与第一栅极重叠设置的第一半导体图案层、与第一半导体图案层电性连接且与第一数据线电性连接的第一源极以及与第一半导体图案层电性连接的第一漏极。第一像素电极与第一主动元件的第一漏极电性连接。第二主动元件包括与第一扫描线电性连接的第二栅极、与第二栅极重叠设置的第二半导体图案层、与第二半导体图案层电性连接且与第二数据线电性连接的第二源极以及与第二半导体图案层电性连接的第二漏极。第二像素电极与第二主动元件的第二漏极电性连接。第一遮蔽图案层与第一半导体图案层以及第二半导体图案层重叠。第一遮蔽图案层与第二数据线重叠且不与第一数据线重叠。每一第二重复单元包括至少一扫描线、至少一数据线、与扫描线以及数据线电性连接的至少一主动元件、与至少一主动元件电性连接的至少一像素电极以及对应主动元件设置的至少一遮光图案层。本专利技术的再一主动元件阵列基板，包括多个第一重复单元以及与第一重复单元搭配排列的多个第二重复单元。每一第一重复单元包括第一扫描线、第一数据线、第二数据线、第一主动元件、第一像素电极、第二主动元件、第二像素电极以及遮蔽图案层。第一主动元件包括与第一扫描线电性连接的第一栅极、与第一栅极重叠设置的第一半导体图案层、与第一半导体图案层电性连接且与第一数据线电性连接的第一源极以及与第一半导体图案层电性连接的第一漏极。第一像素电极与第一主动元件的第一漏极电性连接。第二主动元件包括与第一扫描线电性连接的第二栅极、与第二栅极重叠设置的第二半导体图案层、与第二半导体图案层电性连接且与第二数据线电性连接的第二源极以及与第二半导体图案层电性连接的第二漏极。第二像素电极与第二主动元件的第二漏极电性连接。遮蔽图案层与第一半导体图案层重叠。第二半导体图案层不与任何遮蔽图案层重叠。每一第二重复单元包括至少一扫描线、至少一数据线、与扫描线以及数据线电性连接的至少一主动元件、与至少一主动元件电性连接的至少一像素电极以及对应主动元件设置的至少一遮光图案层。基于上述，在本专利技术一实施例的主动元件阵列基板中，第一遮蔽图案层同时与相邻的第一半导体图案层以及第二半导体图案层重叠。藉此，第二半导体图案层与第二遮蔽图案层之间的电容能够补偿第一半导体图案层与第一遮蔽图案层之间的电容与对第一像素电极位准的影响，进而改善串音问题。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。【附图说明】图1为本专利技术一实施例的第一重复单元的上视示意图。图2为根据图1的剖线A-A’及B-B’所绘的第一重复单元的剖面示意图。图3为图1的第一重复单元100的等效电路示意图。图4为本专利技术另一实施例的第一重复单元的上视示意图。图5为本专利技术一实施例的主动元件阵列基板的上视示意图。图6为本专利技术另一实施例的主动元件阵列基板的上视示意图。图7为本专利技术又一实施例的主动元件阵列基板的上视示意图。图8为本专利技术一实施例的第二重复单元的上视示意图。图9为本专利技术再一实施例的主动元件阵列基板的上视示意图。图10为本专利技术一实施例的主动元件阵列基板的上视示意图。图11为本专利技术另一实施例的主动元件阵列基板的上视示意图。图12为本专利技术又一实施例的第一重复单元的上视示意图。图13为本专利技术另一实施例的主动元件阵列基板的上视示意图。图14为本专利技术又一实施例的主动元件阵列基板的上视示意图。图15为本专利技术再一实施例的第一重复单元的上视示意图。图16为本专利技术一实施例的第一重复单元的上视示意图。图17为本专利技术另一实施例的第一重复单元的上视示意图。10、30:基底100、100A、300、300A、300B、300C:第一重复单元110、120、120A、210、310、320、310A、320A、320B、330:半导体图案层110c、120c、310c、320c:中心部112a、112b、122a、122b、212a、212b、312a、312b、322a、322b:通道区113a、113b、115a、115b、123a、123b、125a、125b、213a、213b、215a、215b、313a、313b、315a、315b、323a、323b、325a、325b、332a、332b、333a、333b、335a、335b:浅掺杂区114、124、214、314、324、334:连接区116、126、216、316、326、336:源极区118、128、218、本文档来自技高网...

【技术保护点】
一种主动元件阵列基板，包括：一第一扫描线；一第一数据线以及一第二数据线；一第一主动元件，包括：一第一栅极，与该第一扫描线电性连接；一第一半导体图案层，与该第一栅极重叠设置；以及一第一源极以及一第一漏极，与该第一半导体图案层电性连接，且该第一源极与该第一数据线电性连接；一第一像素电极，与该第一主动元件的该第一漏极电性连接；一第二主动元件，包括：一第二栅极，与该第一扫描线电性连接；一第二半导体图案层，与该第二栅极重叠设置；以及一第二源极以及一第二漏极，与该第二半导体图案层电性连接，且该第二源极与该第二数据线电性连接；一第二像素电极，与该第二主动元件的该第二漏极电性连接；以及一第一遮蔽图案层，与该第一半导体图案层以及该第二半导体图案层重叠，其中该第一遮蔽图案层与该第二数据线重叠且不与该第一数据线重叠。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：苏志中，陈勃学，陈亦伟，谢秀春，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾;71