一种半导体器件，包括：衬底，嵌入到衬底中并具有多个开口的绝缘膜，形成在衬底中并位于这些开口中的多个虚拟扩散层，在电阻元件形成区域中形成在绝缘膜上使得在平面图中不与虚拟扩散层重叠并且在第一方向上延伸的多个电阻元件，和在电阻元件形成区域中形成在绝缘膜和虚拟扩散层上且在第一方向上延伸的多个虚拟电阻元件；其中虚拟电阻元件中的每一个，在平面图中与衬底水平的平面上，与在与第一方向垂直的第二方向上对齐的至少两个虚拟扩散层重叠。
【技术实现步骤摘要】
本专利技术涉及一种具有电阻元件的半导体器件。
技术介绍
在某些情况下，可以在半导体器件中形成多个电阻元件。例如，在专利文献I中描述的技术是一种涉及具有多个可变电阻元件的半导体存储器件的技术。更具体地，是一种在形成了多个可变电阻元件的存储区域中形成虚拟元件的技术。描述了由此可以降低可变 电阻元件的特性变化。然后，例如在专利文件2中描述的技术是一种涉及在半导体衬底上的元件隔离膜上形成了多晶电阻的半导体器件的技术。更具体地，其描述了通过在靠近电阻元件的位置形成活性区域，可以抑制在元件隔离膜中产生碟陷现象。碟陷现象是一种当通过CMP(化学机械抛光)方法平整化元件隔离膜时在元件隔离膜的中央形成凹陷的现象。[专利文献I]日本未审查专利申请公布No. 2010-219098[专利文献2]日本未审查专利申请公布No. 2002-26124
技术实现思路
为了绝缘和分离电阻元件与半导体衬底，形成在半导体器件中的电阻元件有时可以形成于在半导体衬底上形成的元件隔离膜上。例如，通过用CVD(化学气相沉积)方法等将绝缘膜嵌入到通过蚀刻半导体衬底形成的沟槽中，并通过CMP方法对其进行抛光，形成元件隔离膜。然而，有时会发生由于碟陷现象在元件隔离膜的中央形成凹陷。如果出现碟陷现象，在元件隔离膜上形成的电阻元件的加工形状就会变化，因此整个电阻网络的电阻精度会大大降低。此外，有时会发生在为了形成要嵌入元件隔离膜的沟槽而蚀刻半导体衬底的过程中，半导体衬底蚀刻不充分，且未蚀刻部分会留在半导体衬底的沟槽中。如果残留有未蚀刻部分，有时会发生半导体衬底透过嵌入到沟槽中的元件隔离膜而暴露，在形成在元件隔离膜上的电阻元件和半导体衬底之间会产生短路。这样，就几乎不能确保半导体器件的可靠性。根据本专利技术的一个方面，提供一种半导体器件，包括衬底；嵌入到衬底中并具有多个开口的绝缘膜；形成在衬底中并位于这些开口中的多个虚拟扩散层；在电阻元件形成区域中形成在绝缘膜上方使得在平面图中不与虚拟扩散层重叠并且在第一方向上延伸的多个电阻元件；和在电阻元件形成区域中形成在绝缘膜和虚拟扩散层上方且在第一方向上延伸的多个虚拟电阻元件；其中虚拟电阻元件中的每一个，在平面图中与衬底水平的平面上，与在与第一方向垂直的第二方向上对齐的至少两个虚拟扩散层重叠。根据本专利技术的该方面，多个虚拟扩散层形成在衬底中。然后在电阻元件形成区域中形成的虚拟电阻元件中的每一个，在平面图中与衬底水平的平面上，与在与第一方向垂直的第二方向上对齐的至少两个虚拟扩散层重叠。通过这样做，减小了形成绝缘膜的区域。结果，能够抑制绝缘膜形成时的制造条件变化。因此，能够抑制发生碟陷现象。其间，本专利技术人发现在蚀刻半导体衬底时，当半导体衬底留作虚拟扩散层的部分均匀排列时，降低了未蚀刻部分留在半导体衬底的沟槽内的发生。根据本专利技术的这一方面，至少两个在第二方向上对齐的虚拟扩散层存在于与虚拟电阻元件重叠的区域中。结果，与例如在虚拟电阻元件下面形成一个虚拟扩散层的情况相比，虚拟扩散层可以均匀排列。因此，能够降低在半导体衬底的沟槽中出现残留未蚀刻部分。总之，能够确保半导体器件的可靠性。本专利技术使得能够确保半导体器件的可靠性。附图说明图I是示出根据第一实施例的半导体器件的平面图；图2是示出图I中所示的半导体器件的截面图；图3是示出根据比较例的半导体器件的截面图；图4是示出256色源驱动IC的伽马电阻的图；图5是示出256色源驱动IC的伽马特性的曲线图；图6是示出根据第二实施例的半导体器件的平面图；图7是示出根据第三实施例的半导体器件的平面图；图8是示出图7中所示的半导体器件的电路图；图9是示出最大碟陷量和电阻率精度与虚拟扩散层之间的最小距离的依赖关系的曲线图；图10是示出最大碟陷量和电阻率精度与虚拟电阻元件和虚拟扩散层的重叠量的依赖关系的曲线图；图11是说明图10中示出的虚拟电阻元件和虚拟扩散层之间的重叠量的图；图12是示出根据图7所示的半导体器件的修改的半导体器件的平面图；和图13是示出根据第四实施例的半导体器件的平面图。具体实施例方式在下文中参考附图说明本专利技术的优选实施例。这里，在所有图中，相同的组成部件用相同的符号表示，并且偶尔会省略说明。图I是示出根据第一实施例的半导体器件100的平面图，并且示意性示出了半导体器件100的配置。图2是示出图I所示的半导体器件100的截面图。根据本实施例的半导体器件100包括衬底28、元件隔离膜22、多个虚拟扩散层20、多个电阻元件10、和多个虚拟电阻元件12。电阻元件10是组成DAC(数字模拟转换器)电路的伽马电阻群，用来在源驱动IC中将数字信号转换成模拟信号。元件隔离膜22嵌入到衬底28中。然后元件隔离膜22具有多个开口 26。虚拟扩散层20形成在衬底28中，并且位于元件隔离膜22中的开口 26中。在电阻元件形成区域40中，电阻元件10形成在元件隔离膜22上，使得在平面图中不与虚拟扩散层20重叠。在电阻元件形成区域40中，虚拟电阻元件12形成在元件隔离膜22和虚拟扩散层20上。电阻元件10和虚拟电阻元件12在第一方向上延伸。在平面图中，在与衬底28水平的平面上，虚拟电阻元件12中的每一个与在垂直于第一方向的第二方向上对齐的至少两个虚拟扩散层20重叠。这里，在图I中，第一方向指的是图中的竖直方向，而第二方向指的是图中的横向方向。这同样适用于后面要描述的图6、图7、图12和图13。在下文中详细说明半导体器件100的配置。 例如，在电阻元件形成区域40中，形成了 255个电阻元件10，并且构成伽马电阻阵列。在这时，可以获得256色(8位)的源驱动1C。图4是示出256色源驱动IC的伽马电阻的图。如图4所示，电阻元件10用作伽马电阻Rx，并且组成伽马电阻阵列。在源驱动IC中，为了抑制液晶退化，需要向公共电压交替施加正电压和负电压(施加交流电压)。因此，为正电极和负电极分别形成伽马电阻阵列。如图4所示，当电阻元件10组成256色源驱动IC的伽马电阻阵列时，具有电阻元件10的电阻元件形成区域40的尺寸例如大约是20011111\40011111。此外，由于增加了分立电阻数目，所以要求高度的电阻率精度。例如，在图4所示的源驱动IC的情况下，对于18V的液晶驱动电压，要求大约15mV或更小的高度电阻率精度。图5是示出256色源驱动IC的伽马特性的曲线图。如图5所示，使用源驱动IC的液晶显示器具有显示器亮度(明暗度)相对于输入到源驱动IC的电压增加不是成比例的增加而是曲线增加的特性。由这种具有弯曲钟形状的特性，设计作为伽马电阻Rx的电阻元件10，使得具有从几Q到几kQ范围内的不同电阻值。此外，如图I所示，为了精调具有电阻元件10的源驱动IC的伽马特性，布置了用于从外部输入电压的伽马输入电源34。伽马输入电源34用Vx表不,并且例如如图4所不，Vl到Vll布置在正电极侧，而V12至V22布置在负电极侧。如图I所示，形成电阻元件10，使得在第二方向上具有相同的宽度，例如，具有2um或更大且4pm或更小的宽度。然后第一方向上的长度可以任意改变。通过这么做，即使当电阻元件10的电阻值不同地设计时，通过改变电阻元件10的长度，可以调节电阻值。通过形成这种配置，与电阻元件形成为具有相同宽度和长度的单元电阻的情况相比，能本文档来自技高网...
【技术保护点】
【技术特征摘要】
2011.03.09 JP 2011-0520291.一种半导体器件，包括衬底；绝缘膜，所述绝缘膜嵌入到所述衬底中并且具有多个开口 ；多个虚拟扩散层，所述多个虚拟扩散层形成在所述衬底中并且位于所述开口中；多个电阻元件，所述多个电阻元件在电阻元件形成区域中形成在所述绝缘膜上方使得所述多个电阻元件在平面图中不与所述虚拟扩散层重叠并且在第一方向上延伸；和多个虚拟电阻元件，所述多个虚拟电阻元件在所述电阻元件形成区域中形成在所述绝缘膜和所述虚拟扩散层上方并且在所述第一方向上延伸；其中所述虚拟电阻元件中的每一个，在平面图中，在与所述衬底水平的平面中，与在垂直于所述第一方向的第二方向上对齐的至少两个所述虚拟扩散层重叠。2.根据权利要求I的半导体器件，其中在平面图中，所述虚拟电阻元件中的每一个与在所述第一方向上对齐的至少两个所述虚拟扩散层重叠。3.根据权利要求I的半导体器件，其中在平面图中，所述虚拟扩散层形成在与所述虚拟电阻元件重叠的区域中和位于所述虚拟电阻元件之间的区域中。4.根据权利要求3的半导体器件，其中排列所述虚拟扩散层，以便在平面图中，在与所述虚拟电阻元件重叠的区域和位于所述虚拟电阻元件之间的区域中，在所述第二方向上彼此相...
【专利技术属性】
技术研发人员：高桥幸雄，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。