一种沉积前金属介电质层薄膜的方法技术

本发明专利技术涉及半导体制造领域，尤其涉及一种沉积前金属介电质层薄膜的方法。本发明专利技术提出一种沉积前金属介电质层薄膜的方法，通过采用高密度等离子化学气相沉积工艺依次沉积不掺杂二氧化硅薄膜和掺杂二氧化硅薄膜形成金属前介质层，由于掺杂二氧化硅薄膜的掺杂浓度从上表面向下逐渐减小，呈线性分布，从而能够很好的控制其后续通孔的形状，并且能够有效去除通孔底部的台阶，降低通孔的电阻，进而增大产品的良率。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路的制造领域，尤其涉及。
技术介绍
在半导体集成电路制造工艺中，一般在衬底上通过采用一系列的光刻、蚀刻、淀积和平坦化等工艺制备器件，并于该器件上形成连接各个器件的金属互连结构，而器件和金属互连结构是通过前金属介电质层中的接触插塞连接。其中，前金属介电质层覆盖于器件之上，用做器件与金属互连结构的绝缘层。前金属介电质层(Pre Metal Dielectric,简称PMD)—般覆盖于器件之上，以用做器件与金属互连结构的绝缘层，所以前金属介电质层需要一定的填充孔洞的能力，在技术节点为O. 13nm以下时,通常采用高密度等离子体化学气相沉积(High Density PlasmaChemical Vapor Deposition,简称 HDPCVD)的方法来实现。高密度等离子体化学气相沉积工艺包括派射(Sputtering,简称S)与淀积(Deposition,简称D),通过控制S/D的比例,可以使得该制程具有一定的填充能力。高密度等离子体化学气相沉积工艺可分为三个步骤首先，采用不含有偏置射频且总射频功率较小的沉积工艺沉积不掺杂的二氧化硅的薄膜，用来保护已经做好的半导体器件不被HDPCVD的后续沉积过程所损伤；其次，进行填充工艺步骤，该步骤在沉积过程中的总射频功率较大，同时具有溅射和沉积两个过程，并通过调整S/D的比例，来达到无孔洞填充，且在沉积该薄膜的过程中，掺入一定含量的磷、硼等元素，捕获游离的金属杂质离子，以预防器件在运行时失效；最后，进行主体薄膜沉积工艺，由于填充工艺中沉积的速率较低，若要沉积至设计所需厚度，需要很长时间，因此当填充工艺大致完成填充过程以后，采用具有较高沉积速率的沉积工艺沉积薄膜直至设计所需厚度。图1-5为本专利技术
技术介绍
中传统高密度等离子体化学气相沉积工艺的结构示意图，图6为本专利技术
技术介绍
中传统高密度等离子体化学气相沉积工艺的金属前介质层与钨栓塞交接处的放大结构示意图；如图1-6所示，首先，在半导体结构I上沉积刻蚀阻挡层11覆盖半导体结构I的上表面，并采用较小射频功率，进行不含有偏置射频的沉积工艺，沉积不掺杂第一薄膜12覆盖刻蚀阻挡层11的上表面；其次，采用较大射频功率同时进行溅射和沉积工艺，沉积一定量掺杂的第二薄膜13覆盖第一薄膜12的上表面，并通过调整S/D的比例以进行无孔洞填充；然后，采用较快沉积速率的工艺沉积第三薄膜14覆盖第二薄膜13的上表面，其中，第三薄膜14、第二薄膜13和第一薄膜12共同构成金属前介质层；最后，进行后续制程工艺，依次刻蚀第三薄膜14、第二薄膜13、第一薄膜12和刻蚀阻挡层11至半导体结构I的栅极上，并填充钨形成钨栓塞16，于金属前介质层与钨栓塞16交接处15形成缝隙17和台阶18。 图7为本专利技术
技术介绍
中传统高密度等离子体化学气相沉积工艺中金属前介质层中掺杂元素的浓度与金属前介质层厚度之间的关系示意图，其中，纵轴代表掺杂浓度(硼、磷等)，横轴表示金属前介质层的厚度。如图5-7所示，由于首先进行沉积不掺杂的二氧化硅薄膜(第二薄膜12)，然后再沉积掺有杂质的二氧化硅薄膜(第二薄膜13和第三薄膜14)，若沉积过程控制不好，容易导致这两层薄膜之间形成如图6所示的裂缝17， 从而对器件的可靠性产生影响；同时，由于掺有杂质的二氧化硅薄膜(第二薄膜13和第三薄膜14)，其性质同不掺杂的二氧化硅薄膜(第二薄膜12)有一定的差异，如干法蚀刻速率不同，掺有杂质的二氧化硅薄膜(第二薄膜13和第三薄膜14)其干法蚀刻速率较高，而不掺杂的二氧化硅薄膜(第二薄膜12)的刻蚀速率则较低，会造成前金属介电质层薄膜在后续的通孔蚀刻过程中，若蚀刻制程控制不好，会在通孔的底部外侧产生台阶18，从而增加通孔的电阻进一步的影响器件性能，降低产品的良率。
技术实现思路
本专利技术公开了，其中，包括以下步骤 步骤Si:沉积刻蚀阻挡层覆盖一半导体结构的上表面，沉积不掺杂二氧化硅薄膜覆盖所述刻蚀阻挡层的上表面； 步骤S2 :沉积掺杂二氧化硅薄膜覆盖所述不掺杂二氧化硅薄膜的上表面； 其中，所述掺杂二氧化硅薄膜的掺杂浓度从上表面向下逐渐减小，呈线性分布。上述的沉积前金属介电质层薄膜的方法，其中，步骤S2中所述二氧化硅薄膜包括第一掺杂二氧化硅薄膜和第二掺杂二氧化硅薄膜，所述第一掺杂二氧化硅薄膜覆盖所述不掺杂二氧化硅薄膜的上表面，所述第二掺杂二氧化硅薄膜覆盖所述第一掺杂二氧化硅薄膜的上表面。上述的沉积前金属介电质层薄膜的方法，其中，所述第二掺杂二氧化硅薄膜的上表面至所述第一掺杂二氧化硅薄膜下表面的掺杂浓度逐渐减小，呈线性分布。上述的沉积前金属介电质层薄膜的方法，其中，所述掺杂二氧化硅薄膜中的杂质为磷、硼等。上述的沉积前金属介电质层薄膜的方法，其中，所述杂质的浓度为3% _10%。上述的沉积前金属介电质层薄膜的方法，其中，采用高密度等离子化学气相沉积工艺沉积所述不掺杂二氧化硅薄膜和所述掺杂二氧化硅薄膜。上述的沉积前金属介电质层薄膜的方法，其中，于步骤S2之后，依次刻蚀所述掺杂二氧化硅薄膜、不掺杂二氧化硅薄膜和刻蚀阻挡层至所述半导体结构，形成通孔后填充金属钨，制备钨栓塞。上述的沉积前金属介电质层薄膜的方法，其中，所述半导体结构包括设置在衬底上的栅极和侧墙，一浅沟隔离槽嵌入部分所述衬底。上述的沉积前金属介电质层薄膜的方法，其中，所述刻蚀阻挡层的材质为氮化硅。上述的沉积前金属介电质层薄膜的方法，其中，所述不掺杂二氧化硅薄膜和所述掺杂二氧化硅薄膜构成金属前介质层。综上所述，由于采用了上述技术方案，本专利技术提出，通过采用高密度等离子化学气相沉积工艺依次沉积不掺杂二氧化硅薄膜和掺杂二氧化硅薄膜形成金属前介质层，由于掺杂二氧化硅薄膜的掺杂浓度从上表面向下逐渐减小，呈线性分布，从而能够很好的控制其后续通孔的形状，并且能够有效去除通孔底部的台阶，降低通孔的电阻。附图说明图1-5为本专利技术
技术介绍
中传统高密度等离子体化学气相沉积工艺的结构示意 图6为本专利技术
技术介绍
中传统高密度等离子体化学气相沉积工艺的金属前介质层与钨栓塞交接处的放大结构示意 图7为本专利技术
技术介绍
中传统高密度等离子体化学气相沉积工艺中金属前介质层中掺杂元素的浓度与金属前介质层厚度之间的关系示意图，其中，纵轴代表掺杂浓度(硼、磷等)，横轴表示金属前介质层的厚度； 图8-12是本专利技术沉积前金属介电质层薄膜的方法的结构示意 图13是本专利技术沉积前金属介电质层薄膜的方法中金属前介质层与钨栓塞交接处的放大结构示意 图14是本专利技术沉积前金属介电质层薄膜的方法中金属前介质层中掺杂元素的浓度与金属前介质层厚度之间的关系示意图，其中，纵轴代表掺杂浓度(硼、磷等)，横轴表示金属前介质层的厚度。具体实施例方式 下面结合附图对本专利技术的具体实施方式作进一步的说明 图8-12是本专利技术沉积前金属介电质层薄膜的方法的结构示意图；图13是本专利技术沉积前金属介电质层薄膜的方法中金属前介质层与钨栓塞交接处的放大结构示意图；图14是本专利技术沉积前金属介电质层薄膜的方法中金属前介质层中掺杂元素的浓度与金属前介质层厚度之间的关系示意图，其中，纵轴代表掺杂浓度(硼、磷等)，横轴表示金属前介质层的厚度。如图8-13所示，，包括以下步骤 首先，在半导体结构2上沉积材质为氮化硅本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种沉积前金属介电质层薄膜的方法，其特征在于，包括以下步骤 步骤Si:沉积刻蚀阻挡层覆盖一半导体结构的上表面，沉积不掺杂二氧化硅薄膜覆盖所述刻蚀阻挡层的上表面； 步骤S2 :沉积掺杂二氧化硅薄膜覆盖所述不掺杂二氧化硅薄膜的上表面； 其中，所述掺杂二氧化硅薄膜的掺杂浓度从上表面向下逐渐减小，呈线性分布。2.根据权利要求I所述的沉积前金属介电质层薄膜的方法，其特征在于，步骤S2中所述二氧化硅薄膜包括第一掺杂二氧化硅薄膜和第二掺杂二氧化硅薄膜，所述第一掺杂二氧化硅薄膜覆盖所述不掺杂二氧化硅薄膜的上表面，所述第二掺杂二氧化硅薄膜覆盖所述第一掺杂二氧化娃薄膜的上表面。3.根据权利要求2所述的沉积前金属介电质层薄膜的方法，其特征在于，所述第二掺杂二氧化硅薄膜的上表面至所述第一掺杂二氧化硅薄膜下表面的掺杂浓度逐渐减小，呈线性分布。4.根据权利要求1-3中任意一项所述的沉积前金属介电质层薄膜的方法，其特征在于，所述掺杂二氧化...

【专利技术属性】
技术研发人员：徐强，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：