晶体管的制造方法技术

一种晶体管的制造方法，包括：提供衬底，所述衬底上形成有晶体管；在所述晶体管上覆盖应力层；去除所述应力层；在晶体管上形成介质层结构；对所述介质层结构进行第一平坦化；翻转所述衬底，在衬底背面形成抗腐蚀绝缘结构；翻转所述衬底，进行第二平坦化。本发明专利技术制造方法形成的晶体管耐压性较好，可避免GOI问题。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，尤其涉及一种。
技术介绍
应变记忆技术(Stress Memorization Technique,简称SMT)以及应力刻蚀阻挡层技术(Stressd-CESL, contact etch stop layer)是现有的提高晶体管载流子迁移率的两种技术。通过上述两种技术，在晶体管的沟道区形成稳定应力，提高沟道中的载流子迁移率。所述应力平行于沟道长度方向，可以为延伸应力或压缩应力。通常拉伸应力可以使得沟道区域中的原子排列更加疏松，从而提高电子的迁移率，适用于NMOS晶体管；而压缩应力使得沟道区域内的原子排布更加紧密，有助于提高空穴的迁移率，适用于PMOS晶体管。 请参考图I 图3，为现有技术的晶体管的制作方法剖面结构示意图。首先，参考图1，提供半导体衬底10，所述半导体衬底10上形成有NMOS晶体管和PMOS晶体管，所述NMOS晶体管和PMOS晶体管之间具有隔离结构11。所述NMOS晶体管包括P阱(未示出)、形成于P阱内的NMOS晶体管源/漏区12、位于源/漏区12之间半导体衬底上的NMOS晶体管栅极结构，所述栅极结构包括位于衬底10上的栅极氧化层17、位于栅极氧化层17上的栅极13、包围所述栅极氧化层17和栅极15的侧墙；所述PMOS晶体管包括N阱(未示出)、形成于N阱内的PMOS晶体管的源/漏区14、位于源/漏区14之间的PMOS晶体管的栅极结构15。然后，参考图2，在所述NMOS晶体管以及PMOS晶体管表面形成覆盖源/漏区12、栅极结构以及半导体衬底10的应力层16，所述应力层16的材质可以为氮化硅。所述应力层16可以提供拉伸应力或压应力。假设所述应力层16提供拉伸应力，对NMOS晶体管产生有益影响。然后，参考图3，使用掩模层进行刻蚀，去除PMOS晶体管表面的应力层16，保留位于NMOS晶体管表面的应力层16。然后，进行退火，使得NMOS晶体管表面的应力层16诱发拉伸应力，所述拉伸应力保留在NMOS晶体管中，提高了 NMOS晶体管沟道区载流子(即电子)的迁移率。在退火之后，通常进行湿法刻蚀工艺去除位于NMOS晶体管的栅极13、源/漏区12以及半导体衬底10的应力层16，具体地，对于氮化硅材料的应力层16，所述湿法刻蚀采用的溶液包括热磷酸和低浓度的氢氟酸等。在公开号为CN101393894A的中国专利申请中可以发现更多关于现有的MOS晶体管的制作方法。实际应用中，发现现有的所形成的MOS管的耐压性较差，在电性测试时会发现栅氧完整性(G0I,Gate Oxide Integrity)较差的问题。
技术实现思路
本专利技术解决的问题是提供一种，避免栅氧完整性问题。为解决上述问题，本专利技术提供一种，包括提供衬底，所述衬底上形成有晶体管；在所述晶体管上覆盖应力层；去除所述应力层；在晶体管上形成介质层结构；对所述介质层结构进行第一平坦化；翻转所述衬底，在衬底背面形成抗腐蚀绝缘结构；翻转所述衬底，进行第二平坦化。与现有技术相比，本专利技术具有以下优点在衬底背面形成了抗腐蚀绝缘结构，所述抗腐蚀绝缘结构不会被化学溶液腐蚀，同时，由于具有绝缘特性可以避免衬底在被等离子体轰击时，使衬底自上而下的导通。进而增强了耐压性，避免了 GOI问题。附图说明图I 图3是现有技术的晶体管的制作方法剖面结构示意图；图4是本专利技术的晶体管制造方法一实施方式的流程示意图；图5 图11是本专利技术晶体管制造方法一实施例所形成的晶体管的剖面结构示意图。具体实施例方式现有的方法形成所形成的MOS管的耐压性较差，存在GOI问题的晶体管。经过专利技术人研究发现，造成所述晶体管GOI问题的原因是，在沉积氮化硅时，会在衬底的背面也形成一层氮化硅，而在后续湿法刻蚀时，位于衬底背面的氮化硅会被一并去除，而使衬底背面暴露出来。在后续形成插塞、金属内连线，进行蚀刻、CVD和PVD的步骤中，会使用高能量的等离子体，由于衬底背面完全暴露，所述高能量的等离子体很容易使衬底自上至下地导通，与未导通衬底相比，在栅极上只能加载较小的电压，从而造成了晶体管的耐压性下降，进而导致了 GOI问题。本专利技术的专利技术人，提出了一种，请参考图4所示的本专利技术的晶体管制造方法一实施方式的流程示意图。所述方法包括步骤SI，提供衬底，所述衬底上形成有晶体管；步骤S2,在所述晶体管上覆盖应力层；步骤S3,去除所述应力层；步骤S4，在晶体管上形成介质层结构；步骤S5，对所述介质层结构进行第一平坦化；步骤S6，翻转所述衬底，在衬底背面形成抗腐蚀绝缘结构；步骤S7，翻转所述衬底，对介质层结构进行第二平坦化。下面结合具体的实施例对本专利技术的技术方案进行详细的说明。为了更好地说明本专利技术的技术方案，请参考图5 图11所示的本专利技术一个实施例的晶体管制造方法剖面结构示意图。首先，请参考图5，执行步骤SI，提供衬底100，所述衬底100上形成多个MOS晶体管，本实施例中所述衬底100上形成有NMOS管103、PMOS管105。所述MOS管包括依次位 于衬底上的栅极氧化层107、栅极，所述栅极为多晶硅栅极；形成于包围所述栅极和栅极氧化层107侧壁上的侧墙，形成于栅极两侧衬底上的源区(漏区)102，在衬底100上形成MOS管的使用的材料和工艺与现有技术相同，在此不再赘述。其中，所述衬底100可以是单晶硅或硅锗；也可以是绝缘体上硅(Silicononinsulator, SOI);或者还可以包括其它的材料,例如砷化镓等III-V族化合物。所述衬底100还可以具有一定的隔离结构101，所述隔离结构可以为浅沟槽隔离(STI)、局部场氧化隔尚(LOCOS)。参考图6，执行步骤S2，向NMOS晶体管103和PMOS晶体管105上沉积氮化硅材料，形成应力层106，需要说明的是，由于可提供拉伸应力的应力层106可提高NMOS晶体管103的电子迁移率，因此在形成应力层106之后还需要去除PMOS晶体管105上的部分应力层106，之后，还需要通过退火工艺，从而将应力层106提供的拉伸应力“记忆”到NMOS晶体管103的栅极中。此外，还需要说明的是，所述栅极侧墙的材料为氮化硅，在形成侧墙的过程中，会在衬底100的背面(也就是未形成晶体管的一面)也形成一氮化硅层(图未示)。参考图7，执行步骤S3，在退火之后，通过湿法腐蚀法去除所述氮化硅材料的应力层106，具体地，所述湿法腐蚀步骤中采用的溶液为热磷酸溶液，所述热磷酸溶液在去除所述应力层106的同时会去除衬底100背面的氮化硅。参考图8，执行步骤S4，依次在NMOS晶体管103和PMOS晶体管上沉积刻蚀阻挡层108和介质层结构，所述刻蚀阻挡层108用作后续平坦化工艺的停止层，本实施例中，所述介质层结构包括依次位于刻蚀阻挡层108上的第一氧化硅层109和第二氧化硅层110，其中，所述第一氧化娃层109为通过高纵深比填沟(High Aspect Ratio Polymer, HARP)制程形成的，第二氧化硅层110通过正硅酸乙酯(TEOS)形成，由于位于衬底100上的NMOS晶体管103和PMOS晶体管105具有一定的高度，因此覆盖于NMOS晶体管103和PMOS晶体管105上的介质层结构的表面凹凸不平。参考图9，执行步骤S5，对所述介质层结构进行第一平坦化处理，使所述介质层结构形本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种晶体管的制造方法，其特征在于，包括提供衬底，所述衬底上形成有晶体管；在所述晶体管上覆盖应力层；去除所述应力层；在晶体管上形成介质层结构；对所述介质层结构进行第一平坦化；翻转所述衬底，在衬底背面形成抗腐蚀绝缘结构；翻转所述衬底，对介质层结构进行第二平坦化。2.如权利要求I所述的晶体管的制造方法，其特征在于，所述抗腐蚀绝缘结构包括位于衬底背面的绝缘层、位于绝缘层上的抗腐蚀层。3.如权利要求2所述的晶体管的制造方法，其特征在于，所述绝缘层的介电常数大于10。4.如权利要求3所述的晶体管的制造方法，其特征在于，所述绝缘层的材料是A1203、ZrO2> HfO2> La2O3、Ta2O5> TiO2 中的一种或多种。5.如权利要求2所述的晶体管的制造方法，其特征在于，所述抗腐蚀层的材料为掺氮的碳化硅。6.如权利要求4所述的晶体管的制造方法，其特征在于，所述绝缘层的材料为HfO2，所述HfO2的厚度...

【专利技术属性】
技术研发人员：刘焕新，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：