一种MOSFET制造方法技术

本发明专利技术提供一种MOSFET制造方法，通过采用氧气或二氧化碳等离子体氧化法去除无定形碳的牺牲侧墙，以形成侧墙空洞，侧墙空洞的介电常数为1，仅为氮化硅侧墙的七分之一，能显著降低栅极与源漏区接触插塞之间的电容，有效提高短栅长MOSFET器件的速度和开关功耗性能；本发明专利技术提供的制造方法工艺简单，节约成本，形成的侧墙空洞能够永久存在，能延长器件的使用寿命。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，尤其涉及ー种MOSFET的制造方法。
技术介绍
当栅极长度较短吋，MOSFET(金属氧化物半导体场效应管)的电容主要来源于栅极与源漏区接触插塞之间的电容，降低这个电容，可以有效提高短栅长MOSFET器件的速度和开关功耗性能。要降低栅极与源漏区接触插塞之间的电容，最有效的方法是降低栅极与源漏区之间的介电常数。目前高密度MOSFET存储器件制造一般采用自对准接触(self-alignedcontact，SAC)技术下的氮化硅侧墙结构来实现，氮化硅侧墙的介电常数较大(K = 7)，可以有效防止 高浓度源漏区离子注入进入沟道，避免自对准硅化物电极形成过程中栅极与源漏区之间的短路。显然这种有氮化硅侧墙结构的自对准MOSFET制造技术，不能满足于短栅长MOSFET制造对低介电常数侧墙结构的要求。因此，急需ー种具有低介电常数侧墙结构的自对准MOSFET的制造技木，能够降低栅极与源漏区之间的介电常数，降低栅极与源漏区接触插塞之间的电容，有效提高短栅长MOSFET器件的速度和开关功耗性能。
技术实现思路
本专利技术的目的在于提供ー种MOSFET制造方法，能够降低栅极与源漏区之间的介电常数，降低栅极与源漏区接触插塞之间的电容，有效提高短栅长MOSFET器件的速度和开关功耗性能为解决上述问题，本专利技术提出ー种MOSFET制造方法，该方法包括如下步骤提供半导体衬底，所述半导体衬底上形成牺牲栅极结构，所述牺牲栅极结构包括栅介质层及其上方的牺牲栅极；在所述半导体衬底和牺牲栅极结构上依次沉积牺牲侧墙层和氮化硅层；在所述牺牲栅极结构两侧的半导体衬底中进行离子注入，形成源/漏区；移除所述氮化硅层，并刻蚀所述牺牲侧墙层形成牺牲侧墙；在上述器件结构上方沉积第一层间介质层，并平坦化所述第一层间介质层至暴露出所述牺牲栅极顶部；移除所述牺牲栅极得到栅极开孔，在栅极开孔中填充栅极；在上述器件结构上方采用分子筛エ艺沉积第二层间介质层；刻蚀所述源/漏区上方的第一层间介质层和第二层间介质层，形成暴露所述源/漏区的自对准接触孔，在所述自对准接触孔中填充接触插塞；等离子体氧化法去除所述牺牲侧墙，形成侧墙空洞；在所述第二层间介质层上沉积第三层间介质层。进ー步的，所述牺牲栅极包括多晶硅。进ー步的，移除所述牺牲栅极采用湿法刻蚀エ艺。进ー步的，所述牺牲侧墙的材料为无定形碳。进ー步的，等离子体氧化法去除所述牺牲侧墙采用的气体为氧气或ニ氧化碳。进ー步的，所述氮化硅层的沉积厚度为100 200埃。进ー步的，移除所述氮化硅层采用干法刻蚀或湿法刻蚀エ艺。进ー步的，所述栅极为金属或高K介质材料。进ー步的，所述沉积第二层间介质层之前还包括对所述栅极进行回刻蚀，以形成栅极回刻开孔，并在所述栅极回刻开孔的侧壁形成补充侧墙。 进ー步的，所述补充侧墙为无定形碳，与所述牺牲侧墙一同被等离子体氧化法去除。进ー步的，所述接触插塞的材料为金属钨、金属氮化物、氮化钛和氮化铊中的ー种或几种。与现有技术相比，本专利技术通过等离子体氧化法去除牺牲侧墙以形成侧墙空洞，侧墙空洞的介电常数为1，仅为氮化硅侧墙的七分之一，能显著降低栅极与源漏区接触插塞之间的电容，有效提高短栅长MOSFET器件的速度和开关功耗性能。附图说明图I为本专利技术实施例的エ艺流程图；图2A至2K为本专利技术实施例的剖面结构示意图。具体实施例方式以下结合附图和具体实施例对本专利技术提出的MOSFET的制造方法作进ー步详细说明。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式，仅用于方便、明晰地辅助说明本专利技术实施例的目的。如图I所示，本专利技术提供ー种MOSFET的制造方法，由SI至SlO的十个步骤完成，下面结合图I所示的MOSFET制造エ艺流程图和图2A 2K所示的M05FET制造エ艺剖面结构示意图对上述MOSFET的制造方法作详细的描述。SI，提供半导体衬底，所述半导体衬底上形成牺牲栅极结构，所述牺牲栅极结构包括栅介质层及其上方的牺牲栅扱。请參考图2A，提供半导体衬底100，在半导体衬底100上采用化学气相沉积エ艺及刻蚀エ艺形成栅介质层101和牺牲栅极102，所述牺牲栅极102形成于栅介质层101上方，栅介质层101和牺牲栅极102构成牺牲栅极结构，其中，牺牲栅极102在后续的エ艺中将被去除而栅介质层101则始终保留。本实施例中，牺牲栅极102包括多晶硅，栅介质层101可以为氧化硅或氮氧化硅，在65nm技术节点以下，优选高介电常数(高K)材料，如氧化铝，氧化锆，氧化铪等。S2，在所述半导体衬底和牺牲栅极结构上依次沉积牺牲侧墙层和氮化硅层。请參考图2B，在所述半导体衬底100和牺牲栅极结构上依次沉积牺牲侧墙层103和氮化硅层104。所述牺牲侧墙层103的材料为无定形碳。所述氮化硅层104的沉积厚度为100 200埃。S3，在所述牺牲栅极结构两侧的半导体衬底中进行离子注入，形成源/漏区。请參考图2C，以光刻胶(未图示)为掩膜，在所述栅介质层101和牺牲栅极102两侧的半导体衬底中进行离子注入，并对半导体衬底100进行快速退火处理，使注入离子扩散均匀，形成源/漏区105。本步骤中，氮化硅层104保护牺牲侧墙层103在离子注入后的光刻胶去除时不被剥离。S4，移除所述氮化硅层，并刻蚀所述牺牲侧墙层形成牺牲侧墙。 请參考图2D，采用高选择比的干法刻蚀或湿法刻蚀エ艺移除所述氮化硅层104。请參考图2E，对牺牲侧墙层103进行刻蚀，形成牺牲侧墙103a。S5，在上述器件结构上方沉积第一层间介质层，并平坦化至暴露出所述牺牲栅极顶部。请參考图2F，在半导体衬底100、牺牲侧墙103a和牺牲栅极102上方沉积第一层间介质层106，并化学机械平坦化(CMP)所述第一层间介质层106，直至暴露出所述牺牲栅极102顶部。S6，移除所述牺牲栅极得到栅极开孔，在栅极开孔中填充栅扱。请參考图2G，移除所述牺牲栅极102得到栅极开孔，在栅极开孔中填充栅极102a。移除所述牺牲栅极102采用高选择比的湿法刻蚀エ艺，填充的栅极102a为金属或高K介质材料。本实施例中，在填充完栅极102a之后，还进ー步对所述栅极102a进行回刻蚀，形成栅极回刻开孔(即通过刻蚀去除一部分栅极102a来形成一定深度的开孔)，并采用无定形碳在所述栅极回刻开孔的侧壁形成补充侧墙103b，増大后续形成的侧墙空洞尺寸，进ー步减小栅极与源漏区接触插塞之间的电容。S7，在上述器件结构上方采用分子筛エ艺沉积第二层间介质层。请參考图2H，采用分子筛エ艺沉积第二层间介质层107，这样形成的第二层间介质层107中有许多孔道或空穴，能暴露牺牲侧墙103a和补充侧墙103b顶部，便于后续S8步骤中的气体进入，并氧化去除牺牲侧墙103a和补充侧墙103b。进ー步对第二层间介质层107进行CMP，使其表面平坦化并在第一层间介质层106上方保留一定厚度的第二层间介质层 107。S8，刻蚀所述源/漏区上方的第一层间介质层和第二层间介质层，形成暴露源漏区的自对准接触孔，在所述自对准接触孔中填充接触插塞。请參考图21，采用自对准接触技术刻蚀所述源/漏区105上方的第一层间介质层106和第二层间介质层107，形成暴露源/漏区的自对准接触孔，在所述自对准接触孔中填充接触插塞108。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.ー种MOSFET制造方法，其特征在于，包括 提供半导体衬底，所述半导体衬底上形成牺牲栅极结构，所述牺牲栅极结构包括栅介质层及其上方的牺牲栅极； 在所述半导体衬底和牺牲栅极结构上依次沉积牺牲侧墙层和氮化硅层； 在所述牺牲栅极结构两侧的半导体衬底中进行离子注入，形成源/漏区； 移除所述氮化硅层，并刻蚀所述牺牲侧墙层形成牺牲侧墙； 在上述器件结构上方沉积第一层间介质层，并平坦化所述第一层间介质层至暴露出所述牺牲栅极顶部； 移除所述牺牲栅极得到栅极开孔，在栅极开孔中填充栅极； 在上述器件结构上方采用分子筛エ艺沉积第二层间介质层； 刻蚀所述源/漏区上方的第一层间介质层和第二层间介质层，形成暴露所述源/漏区的自对准接触孔，在所述自对准接触孔中填充接触插塞； 等离子体氧化法去除所述牺牲侧墙，形成侧墙空洞； 在所述第二层间介质层上沉积第三层间介质层。2.如权利要求I所述的MOSFET制造方法，其特征在于，所述牺牲栅极包括多晶硅。3.如权利要求I所述的MOSFET制造方法，其特征在于，移除所述牺牲栅极采...

【专利技术属性】
技术研发人员：李凡，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：