一种带隙基准源制造技术

本发明专利技术揭示了一种带隙基准源，包括一个零阈值NMOS管MCAS、一个低噪误差放大器A0、一个基极与集电极连接成二极管形式的PNP管Q1和Q2，以及分压电阻Rs和Rf，其中该PNP管Q1和Q2的发射极分别连接分压电阻Rf的第一分压支路和分压电阻Rs、Rf相串联的第二分压支路，该低噪误差放大器的正输入端接入第一分压支路，且其负输入端接入第二分压支路的两分压电阻之间，该NMOS管MCAS的栅极与低噪误差放大器A0的输出相连，且源极与第一、第二分压支路汇聚相接为带隙基准源的输出Vbg。应用本发明专利技术技术方案，其所具有的显著优点体现为：该带隙基准源具有温度漂移小、噪声低的特点，且可以利用标准CMOS工艺实现低成本规模制造。

【技术实现步骤摘要】

本专利技术涉及带隙基准源，尤其涉及一种应用上与温度无关且低噪声的带隙基准源。
技术介绍
随着电子信息技术的不断发展，各种应用功能的设备中都具有处理实现其功能的芯片。而随着应用环境的不同，其中的芯片有可能工作在一定的温度范围内(工业-4(Γ85 度，军用-55125度)，这便需要与温度无关的基准源。此外，对于高性能模拟芯片(如精密放大器，模数转换器等)，基准源的噪声将会影响到芯片的性能，因此基准源克服温度干扰以及降低基准源的噪声，对芯片在特定应用环境下的高性能发挥，具有突出的意义。
技术实现思路
鉴于上述现有技术存在的缺陷，本专利技术的目的是提出一种带隙基准源，以满足带隙基准在温度和噪声方面的应用要求。本专利技术目的的一种实现方案为一种带隙基准源，其特征在于包括一个NMOS管Mffls、一个低噪误差放大器AO、一个基极与集电极连接成二极管形式的PNP管Ql和Q2，以及分压电阻Rs和Rf，其中所述PNP管 Ql和Q2的发射极分别连接分压电阻Rf的第一分压支路和分压电阻Rs、Rf相串联的第二分压支路，所述低噪误差放大器的正输入端接入第一分压支路，且其负输入端接入第二分压支路的两分压电阻之间，所述NMOS管Mcas的栅极与低噪误差放大器AO的输出相连，且源极与第一、第二分压支路汇聚相接为带隙基准源的输出Vbg。进一步地，所述低噪误差放大器的结构组成包括由NPN对管Q3和Q4组成的差分对、作为尾电流源的电阻Rtail以及由PMOS管MP3、MP4和电阻IU勾成的源极负反馈负载电路， 其中NPN对管Q3、Q4的基极分别为放大器的正、负输入端，且NPN对管Q4的集电极为低噪误差放大器的输出。进一步地，所述PNP管Ql具有负温度系数，PNP管Q2的面积是PNP管Ql的8倍， 且所通过的电流相同。进一步地，所述NMOS管MeAS为零阈值器件。本专利技术技术方案的应用，其所具有的显著优点体现为该带隙基准源具有温度漂移小、噪声低的特点，且可以利用标准CMOS工艺实现低成本规模制造。附图说明图1是本专利技术带隙基准源的整体连接结构示意图2是图1所示带隙基准源的低噪误差放大器的连接结构示意图。具体实施方式以下便结合实施例附图，对本专利技术的具体实施方式作进一步的详述，以使本专利技术技术方案更易于理解、掌握。本专利技术为满足带隙基准在温度和噪声方面的应用要求，创新提出了一种带隙基准源。该基准源的特别结构如图1所示，包括一个零阈值NMOS管M。AS、一个低噪误差放大器 AO、一个基极与集电极连接成二极管形式的PNP管Ql和Q2，以及分压电阻Rs和Rf，其中 PNP管Ql和Q2的发射极分别连接分压电阻Rf的第一分压支路和分压电阻Rs、Rf相串联的第二分压支路，该低噪误差放大器的正输入端接入第一分压支路，且其负输入端接入第二分压支路的两分压电阻之间，该NMOS管MCAS的栅极与低噪误差放大器AO的输出相连， 且源极与第一、第二分压支路汇聚相接为带隙基准源的输出Vbg。这其中，PNP管Ql的电压具有负温度系数；另一方面，PNP管Q2的面积是PNP管 Ql的8倍，但通过同样的电流，则PNP管Ql和Q2的发射极的电压差便具有了正温度系数。 在某一温度下，输出Vbg具有零温度系数。为了避免MOS管M。as的低频Ι/f噪声，带隙基准源采用电阻反馈结构。再者，该带隙基准源中采用零阈值的NMOS管Mffls，可以增大放大器的输出范围，因此可以使电路工作在低电源电压条件下。如图2所述，再从该带隙基准源的低噪误差放大器进一步来看通常三极管与MOS 管相比具有更大的跨导，三极管的跨导为集电极电流I。与热电势Vt的比值I。/VT，处于饱和区MOS管的跨导为两倍的漏电流与过驱动电压的比值2X ID/Vdsat，常温下VT46mV，而Vdsat 一般为100mV 200mV。只要流过低噪误差放大器的电流远小于流过核心电路中Ql和Q2的电流，就存在电压裕度应用NPN管作为放大器的输入对管。而与采用MOS管做为输入管相比，由于跨导更大，采用NPN管的放大器具有更低的噪声。选用NPN管Q3和Q4作为放大器的输入对管，同时PMOS负载采用源极负反馈形式降低Ι/f噪声。例如其中PMOS管Mp4的噪声将会由于源极负反馈降低(l+gm-XRd倍，其中gmMP4为Mp4的跨导。通过以上关于电路结构及其降噪效果的实例描述可见，应用本专利技术的带隙基准源，具有温度漂移小、噪声低的特点，且可以利用标准CMOS工艺实现低成本规模制造，保障了芯片在特定应用环境下的高性能发挥。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种带隙基准源，其特征在于包括一个NMOS管M。AS、一个低噪误差放大器AO、一个基极与集电极连接成二极管形式的PNP管Ql和Q2，以及分压电阻Rs和Rf，其中所述PNP 管Ql和Q2的发射极分别连接分压电阻Rf的第一分压支路和分压电阻Rs、Rf相串联的第二分压支路，所述低噪误差放大器的正输入端接入第一分压支路，且其负输入端接入第二分压支路的两分压电阻之间，所述NMOS管Mcas的栅极与低噪误差放大器AO的输出相连，且源极与第一、第二分压支路汇聚相接为带隙基准源的输出Vbg。2.如权利要求1所述的一种带隙基准...

【专利技术属性】
技术研发人员：刘扬，应峰，何德军，周之栩，牟陟，
申请(专利权)人：思瑞浦苏州微电子有限公司，
类型：发明
国别省市：