电流源建立时间检测电路制造技术

本发明专利技术揭示了一种电流源建立时间检测电路，其主体为由PMOS的电流源P1、P2和NMOS的电流镜N1、N2组成的电流比较器，其中电流源和电流镜对应的共漏端相连，电流镜N1、N2共源接地，电流源P1、P2共栅极接偏置电压，且电流源P2的漏极为感应电位端。为保证感应电位端跳转至高电平，调节电流支路设有可动态调节IPad的PMOS管Pad。本发明专利技术技术方案的应用，通过检测感应电位端的低、高电平跳转，可以测量得到电流源在电源上电阶段的建立时间，为芯片安全运行的提供了参考依据及行之有效的保障。

【技术实现步骤摘要】

本专利技术涉及一种电流源应用电路，尤其涉及一种用于电源上电至电流源稳定的建立时间检测电路。
技术介绍
电流源是普遍应用于各类功能电路中的一种具稳定输出的供源形式，在电源上电阶段电流源需要一段建立时间才能达到稳定。对于严苛应用的芯片而言，这段建立时间的电流不稳定可能导致芯片处于错误工作状态，影响芯片功能。因此，需要检测电路判断电流源的建立时间，避免芯片在这段时间因非正常工作而影响功能的风险。
技术实现思路
鉴于上述现有技术存在的缺陷，本专利技术的目的是提出一种电流源建立时间检测电路，使芯片实现对其电流源建立过程的监视，保护芯片免处于错误工作状态。本专利技术目的的技术解决方案为电流源建立时间检测电路，其特征在于所述检测电路主体为由PMOS的电流源PI、P2 和NMOS的电流镜Ni、N2组成的电流比较器，其中电流源和电流镜对应的共漏端相连，电流镜Ni、N2共源接地，电流源PI、P2共栅极接偏置电压，且电流源P2的漏极为感应电位端。进一步地，所述检测电路在电流源P2并联一路用于提供调节电流Ipad、调节感应电位端跳转的电流源Pad，作为调节电流支路。更进一步地，所述调节电流支路设有动态调节Ipad的PMOS管Plim，所述PMOS管Plim 与调节电流支路中的Pad相串联。更进一步地，所所述调节电流支路设有动态调节Ipad的PMOS管Plim，所述PMOS管 Pliffl与调节电流支路中的Pad构成源极负反馈结构。本专利技术技术方案的应用，通过检测感应电位端的低、高电平跳转，可以测量得到电流源在电源上电阶段的建立时间，为芯片正常运作的提供了参考依据及行之有效的保障。附图说明图1是本专利技术电流源的连接示意图；图加和图2b是该电流源上电阶段的电学特性示意图； 图3是本专利技术电流源建立时间的检测电路基本结构示意图； 图4是本专利技术电流源建立时间检测电路一优选实施例的结构示意图； 图5是本专利技术进一步优化旁路调节电流支路的实施方式一示意图； 图6是本专利技术进一步优化旁路调节电流支路的实施方式二示意图。具体实施方式为了更好地保护芯片免于工作在其电流源建立过程中的非稳态输出状态，使其电流源建立时间能够准确地被检测得到。本专利技术创新提出了一种电流源建立时间的检测电路。如图1至图3所示，可见清楚地了解该检测电路的主要技术特征，其主体为由PMOS的电流源P1、P2和NMOS的电流镜m、N2组成的电流比较器，其中电流源和电流镜对应的共漏端相连，电流镜m、N2共源接地，电流源P1、P2共栅极接偏置电压，且电流源P2的漏极为感应电位端(图示的SENSE)。如图1和图2所示，电源刚上电阶段，电流源PMOS管Pl和P2处于亚阈值区，这时 Pl和P2大小相差不大，即Ipi ^ Ip2，直到电源电压高于PMOS阈值电压，Pl和P2进入饱和区，电流才以Vbias两次方倍的关系变大，最终稳定至IP1=2X IP2。如图3所示，在上电阶段，通过一对NMOS电流镜附和N2进行电流变换，N2电流本应该为IN2=2XIN1=2XIP1，但如果负载为P2，IN2会被Ip2限制，进入线性区，此时感应电位端的电压为低电平。当电流基本建立，Ipi 2XIP2，与In2相近，此时感应电位端的电压将会跳转为高电平，判定电流源建立完成。为了保证感应电位端有效跳转为高电平，本专利技术在电流源P2并联一路电流源Pad， 作为调节电流支路，用于产生调节电流IPad，调节感应电位端跳转，如图4所示。但是该调节电流支路所产生的电流Ipad如果太大会降低检测精度，太高则会在某些条件下无法拉高 SENSE，造成电路失效。因此需要对上述调节电流支路进一步改善，可行的方法较多，以下仅举两例加以说明。如图5所示，由于固定的小电流对检测精度影响较大，因此增加PMOS管Plim，动态调节IPad。该PMOS管Plim与调节电流支路中的Pad相串联，一旦感应电位端电压变高，Plim的导通电阻便增大，将Pad压至线性区，减小了 Ipad，提高了检测精度。再请如图6所示，由于固定的小电流对检测精度影响较大，因此增加PMOS管Plim， 与Pad构成源级负反馈结构，动态调节Ipad。一旦感应电位端电压变高，Plim的导通电阻增大， 也能将Pad压至线性区，减小Ipad,提高了检测精度。综上所述，应用本专利技术的电流源建立时间检测电路，通过检测感应电位端的低、高电平跳转，可以测量得到电流源在电源上电阶段的建立时间，为芯片安全运行的提供了参考依据及行之有效的保障。权利要求1.电流源建立时间检测电路，其特征在于所述检测电路主体为由PMOS的电流源P1、 P2和NMOS的电流镜N1、N2组成的电流比较器，其中电流源和电流镜对应的共漏端相连，电流镜m、N2共源接地，电流源P1、P2共栅极接偏置电压，且电流源P2的漏极为感应电位端。2.如权利要求1所述的电流源建立时间检测电路，其特征在于所述检测电路在电流源P2并联一路用于提供调节电流Ipad、调节感应电位端跳转的电流源Pad，作为调节电流支路。3.如权利要求2所述的电流源建立时间检测电路，其特征在于所述调节电流支路设有动态调节Ipad的PMOS管Plim，所述PMOS管Plim与调节电流支路中的Pad相串联。4.如权利要求2所述的电流源建立时间检测电路，其特征在于所述调节电流支路设有动态调节Ipad的PMOS管Plim，所述PMOS管Plim与调节电流支路中的Pad构成源极负反馈结构。全文摘要本专利技术揭示了一种电流源建立时间检测电路，其主体为由PMOS的电流源P1、P2和NMOS的电流镜N1、N2组成的电流比较器，其中电流源和电流镜对应的共漏端相连，电流镜N1、N2共源接地，电流源P1、P2共栅极接偏置电压，且电流源P2的漏极为感应电位端。为保证感应电位端跳转至高电平，调节电流支路设有可动态调节IPad的PMOS管Pad。本专利技术技术方案的应用，通过检测感应电位端的低、高电平跳转，可以测量得到电流源在电源上电阶段的建立时间，为芯片安全运行的提供了参考依据及行之有效的保障。文档编号G01R29/02GK102495296SQ20111037870公开日2012年6月13日 申请日期2011年11月24日 优先权日2011年11月24日专利技术者何德军, 刘扬, 周之栩, 应峰, 牟陟 申请人:思瑞浦(苏州)微电子有限公司本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：刘扬，牟陟，应峰，何德军，周之栩，
申请(专利权)人：思瑞浦苏州微电子有限公司，
类型：发明
国别省市：