【技术实现步骤摘要】
本专利技术涉及脉冲信号占空比调制电路，尤其涉及一种用于在保持低噪声条件下恢复占空比达50%的恢复电路。
技术介绍
许多电子系统需要一个占空比很好的时钟，通常需要在50%士5%以内。如图1所示，由于输入时钟来自芯片外部，可能经过较长的PCB走线，到达芯片的输入时钟信号的占空比可能会偏离50%，特别是时钟频率较高的系统。把输入时钟信号作为锁相环(PLL)的参考就可以生成一个频率与其一致的时钟， 该时钟的占空比可以做到理想的50%左右。但由PLL产生的时钟信号往往会有较大的抖动， 在一些应用中不能满足系统要求。在占空比的调制恢复问题上，着眼于应用该锁相环PPL 的反馈信号D和参考时钟C，是能够有望做到到达芯片的输入时钟信号的占空比保持50% 的。
技术实现思路
鉴于上述现有技术存在的不足，本专利技术的目的是提出一种低噪声的占空比恢复电路，以获得低噪声状态下理想的50%左右的占空比。本专利技术目的的一种实现方案为一种低噪声的占空比恢复电路，包含上升沿对准电路和下降沿对准电路两个版本，且基于锁相环的反馈信号D和参考时钟C构成，其特征在于对于下降沿对准，触发器的输出满足=斤；对于上升沿对准，触发器的输出满足=斤。进一步地，所述触发器的数据端预置有可切换的1或0。应用本专利技术的技术方案，其显著优点体现为可以将时钟的占空比恢复到理想的 50%左右，同时又能保证至少有上升延或下降延中的一个具有低噪声性能，而且电路简单， 成本低。附图说明图1是传统芯片外部时钟信号经PCB走线后占空比严重偏离的示意图； 图2是本专利技术恢复电路在下降沿对准一优选实施例的结构示意图3是本专利技术...
【技术保护点】
【技术特征摘要】
1.一种低噪声的占空比恢复电路，包含上升沿对准电路和下降沿对准电路两个版本， 且基于锁相环的反馈信号D和参考时钟C构成，其特征在于对于下降沿对准，触发器的输出满足= ...
【专利技术属性】
技术研发人员：刘扬，应峰，何德军，周之栩，牟陟，
申请(专利权)人：思瑞浦苏州微电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。