集成电路钝化层及其制造方法技术

本发明专利技术公开了一种集成电路钝化层及其制造方法，通过硅，碳等离子注入并进行低温微秒退火将生长的二氧化硅层部分非晶化，形成非晶层，非晶层的厚度为10纳米-300纳米，从而阻断了水汽等的通过路径，优化了薄膜晶体管及其它显示器件钝化层的制造工艺，提升了产品的良率，从而有效控制了成本上升。

【技术实现步骤摘要】

本专利技术一般涉及半导体制造
，更确切地说，本专利技术涉及一种。
技术介绍
集成电路的表面钝化可以减少氧化层中的各种电荷，增强器件对离子沾污的阻挡能力，保护电路及内部互连线免受机械和化学损伤。在现有技术中，直接同半导体接触的介质膜通常称为第一钝化层，如图1所示，在半导体基底1之上、并且覆盖于半导体基底1之中金属互连线上形成二氧化硅(SiO2)第一钝化层2，在形成金属化层以前，在第一钝化层2 上生长氮化硅(SiN)第二钝化层3，SiO2层2可由高密度电浆化学气相沉积(HDPCVD)制程或等离子增强化学气相沉积(PECVD)制程而成，用于缓冲SiN层3的应力，并填充金属层中的金属线之间的空隙。一般来说，S^2晶体层因为晶体结构的完整性，会有一些水汽等可能通过的路径形成，为了阻止水汽等进入，对于SiO2第一钝化层和SiN第二钝化层的厚度及薄膜质量要求较高，因此对于制造工艺的要求也颇为严格，制造成本比较高。
技术实现思路
针对上述存在的问题，本专利技术的目的是提供一种， 通过硅，碳等离子注入将生长的二氧化硅层部分非晶化，阻断了水汽等的通过路径，优化了薄膜晶体管及其它显示器件钝化层的制造工艺，提升了产品的良率，从而有效控制了成本上升，具体是通过下述技术方案实现的一种集成电路钝化层，由下而上至少包括硅片，二氧化硅第一钝化层和第二钝化层，第二钝化层为氮氧化硅层或者氮化硅层，硅片包括半导体基底、半导体器件及金属互连线，其中，在二氧化硅第一钝化层中形成非晶层。上述集成电路钝化层，其中，所述二氧化硅第一钝化层由高密度电浆化学气相沉积制程或等离子增强化学气相沉积制程生成。上述集成电路钝化层，其中，所述非晶层的厚度为10纳米-300纳米。上述集成电路钝化层，其中，该方法包括以下步骤在半导体基底之上、并且覆盖于半导体基底之中金属线上形成二氧化硅第一钝化层； 通过离子注入使得二氧化硅第一钝化层中形成非晶层，然后进行低温微秒退火； 在二氧化硅第一钝化层上生长第二钝化层。上述集成电路钝化层，其中，所述离子包括硅离子和碳离子。上述集成电路钝化层，其中，所述注入的硅离子和碳离子的浓度为IO13-IO15个/立方厘米。上述集成电路钝化层，其中，所述第二钝化层为薄层氮氧化硅第二钝化层或者氮化硅第二钝化层。上述集成电路钝化层，其中，通过离子注入将硅的晶体结构破坏成非晶结构，在二氧化硅第一钝化层中形成非晶层。 上述集成电路钝化层，其中，所述二氧化硅第一钝化层由高密度电浆化学气相沉积制程或等离子增强化学气相沉积制程生成。上述集成电路钝化层，其中，所述非晶层的厚度为10纳米-300纳米。上述集成电路钝化层，其中，所述低温微秒退火的最高温度不超过450°C。本领域的技术人员阅读以下较佳实施例的详细说明，并参照附图之后，本专利技术的这些和其他方面的优势无疑将显而易见。附图说明参考所附附图，以更加充分的描述本专利技术的实施例，然而，所附附图仅用于说明和阐述，并不构成对本专利技术范围的限制。图1是现有技术中的集成电路钝化层的结构示意图； 图2是本专利技术的集成电路钝化层的结构示意图。具体实施例方式请参看图2所示，本专利技术集成电路钝化层，由下而上至少包括硅片1，二氧化硅第一钝化层2和第二钝化层3，第二钝化层3为氮氧化硅层或者氮化硅层，硅片1包括半导体基底、半导体器件及金属互连线，二氧化硅第一钝化层2中形成非晶层21。第一钝化层2的厚度一般为200纳米-800纳米，第二钝化层3厚度为300纳米-600纳米。本专利技术还公开了上述集成电路钝化层的制造方法，该方法包括以下步骤 在半导体基底1之上、并且覆盖于半导体基底之中金属线上形成二氧化硅第一钝化层2，二氧化硅第一钝化层2由高密度电浆化学气相沉积制程或等离子增强化学气相沉积制程生成；通过离子注入使得二氧化硅第一钝化层2中形成非晶层21，然后进行低温微秒退火， 低温微秒退火的最高温度不超过450°C。非晶层21的厚度为10纳米-300纳米，离子包括硅离子和碳离子，注入的硅离子和碳离子的浓度为IO13-IO15个/立方厘米。二氧化硅晶体层2因为晶体结构的完整性，会有一些水汽可能通过的路径形成，通过离子注入，将硅的晶体结构破坏成非晶结构，阻断这些水汽等可能通过的路径的形成，从而提高了产品良率。在二氧化硅第一钝化层2上生长第二钝化层3，第二钝化层3为薄层氮氧化硅第二钝化层或者氮化硅第二钝化层。本专利技术优化了薄膜晶体管及其它显示器件钝化层的制造工艺，提升了产品的良率，从而有效控制了成本上升。通过说明和附图，给出了具体实施方式的特定结构的典型实施例，因此，尽管上述专利技术提出了现有的较佳实施例，然而，这些内容并不作为局限。对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本专利技术的真实意图和范围的全部变化和修正，在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本专利技术的意图和范围内。权利要求1.一种集成电路钝化层，由下而上至少包括硅片，二氧化硅第一钝化层和第二钝化层， 第二钝化层为氮氧化硅层或者氮化硅层，硅片包括半导体基底、半导体器件及金属互连线， 其特征在于，在二氧化硅第一钝化层中形成非晶层。2.根据权利要求1所述的集成电路钝化层，其特征在于，所述二氧化硅第一钝化层由高密度电浆化学气相沉积制程或等离子增强化学气相沉积制程生成。3.根据权利要求1所述的集成电路钝化层，其特征在于，所述非晶层的厚度为10纳米-300纳米。4.如权利要求1所述的集成电路钝化层的制造方法，其特征在于，该方法包括以下步骤在半导体基底之上、并且覆盖于半导体基底之中金属线上形成二氧化硅第一钝化层； 通过离子注入使得二氧化硅第一钝化层中形成非晶层，然后进行低温微秒退火； 在二氧化硅第一钝化层上生长第二钝化层。5.根据权利要求4所述的集成电路钝化层的制造方法，其特征在于，所述离子包括硅离子和碳离子。6.根据权利要求5所述的集成电路钝化层的制造方法，其特征在于，所述注入的硅离子和碳离子的浓度为IO13-IO15个/立方厘米。7.根据权利要求4所述的集成电路钝化层的制造方法，其特征在于，所述第二钝化层为薄层氮氧化硅第二钝化层或者氮化硅第二钝化层。8.根据权利要求4所述的集成电路钝化层的制造方法，其特征在于，通过离子注入将硅的晶体结构破坏成非晶结构，在二氧化硅第一钝化层中形成非晶层。9.根据权利要求4所述的集成电路钝化层的制造方法，其特征在于，所述二氧化硅第一钝化层由高密度电浆化学气相沉积制程或等离子增强化学气相沉积制程生成。10.根据权利要求4所述的集成电路钝化层的制造方法，其特征在于，所述非晶层的厚度为10纳米-300纳米。11.根据权利要求4所述的集成电路钝化层的制造方法，其特征在于，所述低温微秒退火的最高温度不超过450°C。全文摘要本专利技术公开了一种，通过硅，碳等离子注入并进行低温微秒退火将生长的二氧化硅层部分非晶化，形成非晶层，非晶层的厚度为10纳米-300纳米，从而阻断了水汽等的通过路径，优化了薄膜晶体管及其它显示器件钝化层的制造工艺，提升了产品的良率，从而有效控制了成本上升。文档编号H01L21/314GK102420194SQ20111011017公开日2012年4月18日 申请日期2011年4月29日 优先本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：周军，傅昶，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：