半导体器件的制作方法技术

本发明专利技术公开了一种半导体器件的制作方法，采用湿法刻蚀工艺刻蚀未被第二侧壁层覆盖的二氧化硅之前，向未被第二侧壁层覆盖的二氧化硅注入氮离子以提高所注入区域的湿法刻蚀速率。采用本发明专利技术所公开的方法能够避免缺口的形成，降低了半导体器件的功耗。

【技术实现步骤摘要】

本专利技术涉及半导体技术，特别涉及一种。
技术介绍
半导体器件制作是指在半导体衬底上执行一系列复杂的化学或物理操作，以形成半导体器件的过程。图1 图6为现有技术中的过程剖面示意图， 该方法主要包括步骤101，参见图1，提供一半导体衬底1001，在半导体衬底1001表面生长栅氧化层1002，并淀积多晶硅1003，利用光刻、刻蚀和离子注入等工艺形成栅极结构。本步骤中，首先进行栅氧化层1002的生长；然后，通过化学气相淀积工艺，在晶片表面淀积一层多晶硅1003，厚度约为500 2000埃；之后，通过光刻、刻蚀和离子注入等工艺，制作出栅极结构，本专利技术所述栅极结构包括由多晶硅1003构成的栅极和位于栅极下方的栅氧化层1002。步骤102，参见图2，向半导体衬底1001进行轻掺杂漏(LDD)注入，在栅极结构两侧的半导体衬底1001上形成轻掺杂漏极1004和轻掺杂源极1005。在半导体器件微型化、高密度化、高速化和系统集成化等需求的推动下，栅极结构的宽度不断减小，其下方的沟道长度也不断减小，然而漏端的电压并没有显著减小，这就造成了在漏端的电场的增加，使得附近的电荷具有较大的能量，这些热载流子有可能穿越栅氧化层，引起了漏电流的增加，因此，需要采用一些手段来降低漏电流出现的可能性，如LDD 注入。步骤103，参见图3，在半导体衬底1001表面淀积二氧化硅(SiO2) 1006。在后续步骤中，二氧化硅1006将被刻蚀而形成第一侧壁层。步骤104，参见图4，在二氧化硅1006表面淀积氮化硅(Si3N4) 1007。在后续步骤中，氮化硅007将被刻蚀而形成第二侧壁层。步骤105，参见图5，采用干法刻蚀工艺刻蚀晶片表面的氮化硅1007，形成第二侧壁层1008，然后采用湿法刻蚀工艺刻蚀晶片表面的二氧化硅1006，形成第一侧壁层1009。第一和第二侧壁层可用于防止后续进行源漏注入时过于接近沟道以致发生源漏穿通，即注入的杂质发生扩散从而产生漏电流。当采用湿法刻蚀工艺刻蚀晶片表面的二氧化硅1006时，期望仅去除第二侧壁层两侧的二氧化硅，保留第二侧壁层下方的二氧化硅。步骤106，参见图6，向半导体衬底1001进行离子注入，从而形成漏极1010和源极 1011。需要说明的是，由于第一侧壁层1009和第二侧壁层1008可作为栅极结构的保护层，因此注入的离子难以进入栅极，从而仅对栅极两侧的半导体衬底1001实现了注入，并最终形成漏极1010和源极1011。至此，本流程结束。然而，在上述步骤105中，当采用湿法刻蚀工艺刻蚀二氧化硅时，由于湿法刻蚀的各向同性(wet isotropic etch property)，当刻蚀第二侧壁层两侧的半导体衬底表面的二氧化硅时，第二侧壁层下方的二氧化硅也会被刻蚀，从而在第二侧壁层下方形成图5和图6虚线圆圈所示的缺口，所示缺口会增加漏极和源极之间的漏电流、源极和栅极之间的漏电流、漏极和栅极之间的漏电流这三种漏电流中任一种漏电流、任两种漏电流或全部三种漏电流，提高了半导体器件的功耗。
技术实现思路
有鉴于此，本专利技术提供一种，能够降低半导体器件的功耗。为解决上述技术问题，本专利技术的技术方案是这样实现的一种，该方法包括 在半导体衬底表面形成栅极结构；向半导体衬底进行轻掺杂漏LDD注入，在栅极结构两侧的半导体衬底上形成轻掺杂漏极和轻掺杂源极；依次淀积用于形成第一侧壁层的二氧化硅和用于形成第二侧壁层的氮化硅，且所述用于形成第一侧壁层的二氧化硅和所述用于形成第二侧壁层的氮化硅覆盖在半导体衬底表面、栅极结构上表面和栅极结构两侧面，采用干法刻蚀工艺刻蚀覆盖在栅极结构上表面和半导体衬底表面的氮化硅，覆盖在栅极结构两侧面的氮化硅形成第二侧壁层；向半导体衬底表面未被第二侧壁层覆盖的二氧化硅以及第二侧壁层注入氮离子；采用湿法刻蚀工艺刻蚀未被第二侧壁层覆盖的二氧化硅，形成第一侧壁层；向半导体衬底进行离子注入，在第一侧壁层和第二侧壁层两侧的半导体衬底上形成漏极和源极。所述氮离子注入的剂量为3X IO14个原子/cm2至4X IO15个原子/cm2。所述氮离子注入的能量为2000电子伏特至30000电子伏特。所述氮离子注入时离子束与垂直方向的夹角为-0. 5度至0. 5度。向半导体衬底进行离子注入之前，该方法进一步包括 淀积用于形成第三侧壁层的二氧化硅，且所述用于形成第三侧壁层的二氧化硅覆盖在半导体衬底表面、栅极结构上表面和栅极结构两侧面的第二侧壁层的表面，采用湿法刻蚀工艺刻蚀覆盖在半导体衬底表面的二氧化硅，覆盖在栅极结构上表面和栅极结构两侧面的第二侧壁层表面的二氧化硅形成第三侧壁层；所述漏极和源极形成于第一侧壁层、第二侧壁层以及第三侧壁层两侧的半导体衬底上。一种，该方法包括在半导体衬底表面形成栅极结构；向半导体衬底进行轻掺杂漏LDD注入，在栅极结构两侧的半导体衬底上形成轻掺杂漏极和轻掺杂源极；依次淀积用于形成第一侧壁层的二氧化硅和用于形成第二侧壁层的氮化硅，且所述用于形成第一侧壁层的二氧化硅和所述用于形成第二侧壁层的氮化硅覆盖在半导体衬底表面、栅极结构上表面和栅极结构两侧面，向二氧化硅和氮化硅注入氮离子，其中栅极结构两侧面的氮化硅所覆盖的二氧化硅未被注入氮离子；采用干法刻蚀工艺刻蚀覆盖在栅极结构上表面和半导体衬底表面的氮化硅，覆盖在栅极结构两侧面的氮化硅形成第二侧壁层；采用湿法刻蚀工艺刻蚀未被第二侧壁层覆盖的二氧化硅，形成第一侧壁层；向半导体衬底进行离子注入，在第一侧壁层和第二侧壁层两侧的半导体衬底上形成漏极和源极。所述氮离子注入的剂量为5X IO14个原子/cm2至8X IO15个原子/cm2。所述氮离子注入的能量为20000电子伏特至50000电子伏特。所述氮离子注入时离子束与垂直方向的夹角为-0. 5度至0. 5度。向半导体衬底进行离子注入之前，该方法进一步包括淀积用于形成第三侧壁层的二氧化硅，且所述用于形成第三侧壁层的二氧化硅覆盖在半导体衬底表面、栅极结构上表面和栅极结构两侧的第二侧壁层的表面，采用湿法刻蚀工艺刻蚀覆盖在半导体衬底表面的二氧化硅，覆盖在栅极结构上表面和栅极结构两侧的第二侧壁层表面的二氧化硅形成第三侧壁层；所述漏极和源极形成于第一侧壁层、第二侧壁层以及第三侧壁层两侧的半导体衬底上。可见，在本专利技术所提供的一种中，当采用湿法刻蚀工艺刻蚀未被第二侧壁层覆盖的二氧化硅之前，向未被第二侧壁层覆盖的二氧化硅注入氮离子， 而被第二侧壁层覆盖的二氧化硅并未被注入氮离子，这样，没有被第二侧壁层覆盖的二氧化硅与被第二侧壁层覆盖的二氧化硅具有显著的刻蚀速率的差异，当没有被第二侧壁层覆盖的二氧化硅刻蚀完毕后，被第二侧壁层覆盖的二氧化硅也基本没有被刻蚀，避免了缺口的形成，从而降低了半导体器件的功耗。附图说明图1 图6为现有技术中的过程剖面示意图。图7本专利技术所提供的一种的第一实施例的流程图。图8 图15为本专利技术所提供的一种的第一实施例的过程剖面示意图。图16本专利技术所提供的一种的第二实施例的流程图。图17 图M为本专利技术所提供的一种的第二实施例的过程剖面示意图。具体实施例方式为使本专利技术的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例对本专利技术所述方案作进一步地详细说明。本专利技术的核心思想为当采用湿法刻蚀工艺刻蚀未被第二侧壁层覆盖的二本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：陈勇，刘佳磊，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：