改善MOS晶体管击穿电压的方法以及MOS晶体管制造方法技术

本发明专利技术提供了改善由GIDL主导的MOS晶体管击穿电压的方法以及MOS晶体管制造方法。根据本发明专利技术的改善MOS晶体管击穿电压的方法包括：在利用掩膜对MOS晶体管的源极漏极执行离子注入的步骤中，修改所述掩膜的图案以在所述掩膜的图案中增加一个附加掩膜部分，该附加掩膜部分位于将要形成的漏极区域与栅极的重叠区(GIDL发生区域)；从而使该区域的栅极在执行源极漏极的离子注入时不被注入。通过利用根据本发明专利技术所述的降低了影响器件的击穿电压的GIDL效应方法，从而改善了由GIDL主导的MOS晶体管击穿电压。

【技术实现步骤摘要】
改善MOS晶体管击穿电压的方法以及MOS晶体管制造方法
本专利技术涉及半导体设计与制造领域，更具体地说，本专利技术涉及一种改善MOS晶体管击穿电压的方法、以及采用了该改善MOS晶体管击穿电压的方法的MOS晶体管制造方法。
技术介绍
MOS(金属氧化物半导体)器件中，击穿电压Bv(BreakdownVoltage)是影响器件尤其是高压器件应用的关键特性。另一方面，在MOS器件中，栅极与漏极压差的增加而明显增加漏电的这一现象即为栅极感应漏极漏电(也称为栅致漏极泄漏电流，Gate-inducedDrainLeakage，GIDL)。栅极感应漏极漏电已经成为影响小尺寸MOS器件可靠性、功耗等方面的主要原因之一。当工艺进入超深亚微米时代后，由于器件尺寸日益缩小，GIDL电流引发的众多可靠性问题变得愈加严重。更具体地说，由于对于高压器，漏端采用低剂量、高能量的扩散形成，使得漏端与多晶硅栅极有很大的重叠处，该重叠处的有较高的栅极诱生漏电流，从而使漏电流增加。因此，在此
中，需要一种能够有效地减小GIDL效应改善由GIDL主导的MOS器件的击穿电压Bv的方案。
技术实现思路
本专利技术所要解决的技本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种改善MOS晶体管击穿电压的方法，其特征在于包括：在利用掩膜对MOS晶体管的源极漏极执行离子注入的步骤中，修改所述掩膜的图案以在所述掩膜的图案中增加一个附加掩膜部分，该附加掩膜部分掩盖将要形成的漏极区域与栅极的重叠区，附加掩膜部分在MOS晶体管的沟道电流的方向上介于第一点和第二点之间；其中，所述第一点是MOS晶体管在正常工作时导通状态的漏端沟道夹断点，所述第二点是栅极侧部隔离物边缘的位置；并且，该位置不超过第二点接触到漏极的位置；并且利用修改后的掩膜图案执行源极漏极的离子注入。2.根据权利要求1所述的改善MOS晶体管击穿电...

【专利技术属性】
技术研发人员：江红，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：