非易失性存储器设备、系统及编程方法技术方案

本申请给出了非易失性存储器设备、存储系统和操作非易失性存储器设备的相关方法。在编程操作期间，非易失性存储器设备能够使用位线强制，并且还能够基于所评估的编程条件，从一组验证模式中选择验证模式以便在验证操作期间使用。

【技术实现步骤摘要】
非易失性存储器设备、系统及编程方法相关申请的交叉引用本申请要求于2010年5月31日提交的韩国专利申请No.10-2010-0051190的优先权，其主题通过引用的方式合并于此。
本公开涉及一种非易失性存储器设备、合并该非易失性存储器设备的存储系统(包括存储卡)以及对非易失性存储器设备编程的方法。更加具体来说，本公开涉及操作非易失性存储器设备和/或存储系统的方法，其提供在非易失性存储单元的编程期间使用的不同验证模式之间动态选择的能力。
技术介绍
非易失性存储器以及相关的存储系统已经变为目前消费电子以及数字数据系统内的设计重点。非易失性存储器允许通过能够以低功耗可靠运行的相对较小的集成电路设备来存储大量数据，并且仍然可以提供相对较快的数据存取。不同于易失性形式的存储器(例如，DRAM和SRAM)，非易失性存储器能够在缺乏施加电力的情况下保存所存储的数据。存在不同类型的非易失性存储器。一种广泛使用的类型是电可擦除可编程只读存储器(EEPROM)。EEPROM以包括各种类型的闪存的不同形式而流行。在早期的形式中，各个非易失性存储单元仅存储二进制数据的单个比特(“1”或者“0”)。这样的存储单元被称为单电平存储单元(singlelevelmemorycell，SLC)并且仍然被广泛使用。然而，许多当前的非易失性存储单元能够存储2个或更多个数据比特，并且通常被称作多电平存储单元(multi-levelmemorycell，MLC)。MLC提供增加的数据集成密度，但是这样做是以操作(例如，编程、读取和擦除操作)的方法复杂性升高为代价的。必须在期望的(或者“目标”)阈值电压分布内准确地编程由MLC展现的阈值电压。阈值电压分布的电压范围表示编程后的MLC的对应数据状态。当有效MLC数据状态的数目增多(例如，对于2比特MLC有四(4)个状态，且对于3比特MLC有八(8)个状态，等等)时，对应的阈值电压分布的数目也如此增多。该增长的数据状态和对应的阈值电压分布的数目对当前的非易失性存储器设计者提出了许多的挑战。一个特别的挑战是，管理编程速度和编程精度之间的设计与操作平衡。另一个挑战是，从所应用的编程与擦除操作的极大多样性角度来管理非易失性存储单元的使用寿命。
技术实现思路
本专利技术构思的实施例提供操作非易失性存储器设备和/或存储系统的方法，其能够提供编程精度和编程速度的改进组合。本专利技术构思的一些实施例提供一种操作非易失性存储器设备的方法，该方法包括以下步骤：通过将第i编程电压施加到连接至存储单元的字线以及(1)如果所述存储单元是快速存储单元则施加位线强制电压到连接至所述存储单元的位线或者(2)如果所述存储单元是慢速存储单元则施加小于位线强制电压的位线编程电压到位线，来执行针对所述存储单元的编程操作的第i编程间隔；评估编程条件；基于所评估的编程条件从一组验证模式中选择验证模式；以及对于所述存储单元使用所选择的验证模式来执行验证操作。本专利技术构思的一些实施例提供一种在非易失性存储器设备内对配置为存储包括最低有效位(LSB)与最高有效位(MSB)的数据的多电平存储单元(MLC)进行编程的方法，该方法包括执行第i编程间隔，所述编程间隔包括其后跟着MSB编程操作的LSB编程操作，其中所述MSB编程操作包括以下步骤：将第i编程电压施加到连接至所述MLC的字线以及(1)如果所述存储单元是快速存储单元则施加位线强制电压到连接至所述MLC的位线或者(2)如果所述存储单元是慢速存储单元则施加小于所述位线强制电压的位线编程电压到连接至所述MLC的位线；评估编程条件；基于所评估的编程条件从一组验证模式中选择验证模式；以及使用所选择的验证模式来执行验证操作。本专利技术构思的一些实施例提供一种操作非易失性存储器设备的方法，该方法包括以下步骤：通过将第i编程电压施加到连接至存储单元的字线以及(1)如果所述存储单元是快速存储单元则施加位线强制电压到连接至所述存储单元的位线或者(2)如果所述存储单元是慢速存储单元则施加小于位线强制电压的位线编程电压到连接至所述存储单元的位线，来执行针对所述存储单元的编程操作的第i编程间隔；将所述存储单元的当前阈值电压与通过阈值电压相比较；如果所述当前阈值电压小于所述通过阈值电压，则选择第一验证模式；以及如果所述当前阈值电压大于或等于所述通过阈值电压，则选择第二验证模式。本专利技术构思的一些实施例提供一种非易失性存储器设备，包括：存储单元阵列，包含连接至字线和位线的存储单元；电压生成器，被配置为生成包括编程电压的多个控制电压；地址译码器，被配置为响应于外部提供的地址将所述编程电压连接至所述字线；页缓冲电路，被配置为响应于外部提供的地址将位线电压连接至所述位线；以及控制逻辑，被配置为控制所述电压生成器和地址译码器以通过施加第i编程电压作为所述编程电压来执行针对所述存储单元的编程操作的第i编程间隔，以及被配置为控制所述页缓冲电路以(1)如果所述存储单元是快速存储单元则施加位线强制电压到所述位线或者(2)如果所述存储单元是慢速存储单元则施加小于所述位线强制电压的位线编程电压到所述位线。所述控制逻辑被进一步配置为：评估编程条件；基于所评估的编程条件从一组验证模式中选择验证模式；以及控制所述电压生成器、地址译码器和页缓冲电路以使用所选择的验证模式来执行验证操作。本专利技术构思的一些实施例提供一种存储系统，包括：非易失性存储器设备，包含连接在字线与位线之间的存储单元；以及存储器控制器，被配置为控制所述非易失性存储器设备的操作。所述非易失性存储器设备包括控制逻辑，其被配置为从所述存储器控制器接收命令以及通过以下步骤来对于所述存储单元执行编程操作：通过向所述字线施加第i编程电压并(1)如果所述存储单元是快速存储单元则施加位线强制电压到所述位线或者(2)如果所述存储单元是慢速存储单元则施加小于所述位线强制电压的位线编程电压到所述位线，来执行所述编程操作的第i编程间隔；评估编程条件；基于所评估的编程条件从一组验证模式中选择验证模式；以及对于所述存储单元使用所选择的验证模式来执行验证操作。附图说明附图示出本专利技术构思的一些实施例的相关方面。图1示出通常所理解的、示范性2比特MLC的阈值电压分布；图2——包括图2A和图2B——概念性地示出根据本专利技术构思的实施例的、并入了位线强制的非易失性存储单元的编程操作；图3是示出本专利技术构思的实施例的一般操作流程图；图4——包括图4A和图4B——概念性地示出根据本专利技术构思的实施例的、非易失性存储单元的多步验证模式；图5是存储单元阵列的部分电路图并且概念性地示出与公共源极线上的噪声相关联的一些问题；图6是进一步示出在一些存储单元阵列中公共源极线上的噪声的问题的电路和电压图；图7是更进一步示出公共源极线上的噪声的问题以及与使用利用多步验证模式的验证操作的功能相同的补救方法；图8——包括图8A和图8B——概念性地示出根据本专利技术构思的实施例的、非易失性存储单元的单步验证模式；图9是根据本专利技术构思的实施例的示范性非易失性存储器设备的部分框图；图10是示出当与本专利技术构思的实施例一致地根据操作非易失性存储器设备和/或存储系统的一些方法进行编程时，示范性2比特MLC的阈值电压分布的示意图；图11是进一步示出施加到根据本本文档来自技高网...

【技术保护点】
１．一种操作非易失性存储器设备的方法，包括：通过将第ｉ编程电压施加到连接至存储单元的字线以及（１）如果所述存储单元是快速存储单元则施加位线强制电压到连接至所述存储单元的位线或者（２）如果所述存储单元是慢速存储单元则施加小于位线强制电压的位线编程电压到位线，来执行针对所述存储单元的编程操作的第ｉ编程间隔；评估编程条件；基于所评估的编程条件从一组验证模式中选择验证模式；以及对于所述存储单元使用所选择的验证模式来执行验证操作。

【技术特征摘要】
2010.05.31 KR 10-2010-0051190;2010.05.31 US 61/3491.一种操作非易失性存储器设备的方法，包括：通过将第i编程电压施加到连接至存储单元的字线以及(1)如果所述存储单元是快速存储单元则施加位线强制电压到连接至所述存储单元的位线或者(2)如果所述存储单元是慢速存储单元则施加小于位线强制电压的位线编程电压到位线，来执行针对所述存储单元的编程操作的第i编程间隔；评估编程条件；基于所评估的编程条件从一组验证模式中选择验证模式；对于所述存储单元使用所选择的验证模式来执行验证操作，其中，所述选择验证模式包括在单步验证模式与多步验证模式之间进行选择，该方法还包括定义与已执行编程间隔的数目关联的编程间隔阈值，其中，所述在单步验证模式与多步验证模式之间进行选择包括：将当前编程间隔与所述编程间隔阈值相比较，并且如果所述当前编程间隔小于所述编程间隔阈值则选择所述多步验证模式，否则选择所述单步验证模式。2.如权利要求1所述的方法，其中，所述验证操作包括：当所述存储单元的阈值电压驻留于目标阈值电压分布内时，确定所述存储单元是通过存储单元；当所述存储单元的阈值电压驻留于小于所述目标阈值电压分布的接近阈值电压范围内时，确定所述存储单元是快速存储单元；以及当所述存储单元的阈值电压驻留于小于所述接近阈值电压范围的远距阈值电压范围中时，确定所述存储单元是慢速存储单元。3.如权利要求2所述的方法，还包括：当确定所述存储单元是通过存储单元时，终止所述编程操作；以及当确定所述存储单元是快速存储单元或者慢速存储单元时，通过将第i+1编程电压施加到所述字线以及(1)如果所述存储单元是快速存储单元则施加所述位线强制电压到所述位线或者(2)如果所述存储单元是慢速存储单元则施加所述位线编程电压到所述位线，来执行所述编程操作的第i+1编程间隔。4.如权利要求3所述的方法，其中，第i和第i+1编程电压通过增量步进编程脉冲ISPP方案定义的，其中第i+1编程电压比第i编程电压大定义的ISPP步进电压。5.如权利要求1所述的方法，其中，所述多步验证模式包括：在第一验证步骤期间，将所述存储单元的当前阈值电压与预验证电压相比较；以及在第二验证步骤期间，将所述当前阈值电压与验证电压相比较。6.如权利要求5所述的方法，还包括：如果所述当前阈值电压小于所述预验证电压，则指定所述存储单元为慢速存储单元；以及如果所述当前阈值电压大于或等于所述预验证电压并且小于所述验证电压，则指定所述存储单元为快速存储单元。7.如权利要求5所述的方法，还包括：如果在第一验证步骤期间确定所述当前阈值电压小于所述预验证电压，则在第二验证步骤期间不将预充电电压施加到所述存储单元。8.如权利要求1所述的方法，其中，所述编程条件包括从一组编程条件中选择的至少一个编程条件，所述一组编程条件包括：在编程操作期间执行的编程间隔的数目、所述存储单元的特定编程状态、检测到的噪声、计算的噪声、检测到的温度、计算的温度、温度的变化、所述存储单元的阈值电压分布的变化、偏置条件、连接至所述存储单元的位线的读出时间段、表示所述存储单元的损耗的信息。9.如权利要求1所述的方法，其中，所述存储单元是被配置为相对于多个状态存储数据的多电平存储单元MLC，所述多个状态至少包括擦除状态、具有大于擦除状态的阈值电压的第一编程状态、具有大于第一编程状态的阈值电压的第二编程状态以及具有大于第二编程状态的阈值电压的第三编程状态，以及所述评估编程条件包括确定当前编程间隔正在将所述MLC编程到所述多个状态中的一个。10.如权利要求9所述的方法，其中，所述选择验证模式包括：当确定所述当前编程间隔正在将所述MLC编程到所述擦除状态、第一编程状态以及第二编程状态时，选择第一验证模式；以及当确定所述当前编程间隔正在将所述MLC编程到所述第三编程状态时，选择第二验证模式。11.如权利要求10所述的方法，其中，所述第一验证模式是多步验证模式，且所述第二验证模式是单步验证模式。12.如权利要求1所述的方法，还包括：生成存储单元指定数据；以及基于所述存储单元指定数据来指定所述存储单元为慢速存储单元或者快速存储单元。13.如权利要求12所述的方法，其中，所述生成所述存储单元指定数据是在所述验证操作期间执行的。14.如权利要求13所述的方法，还包括：在所述验证操作期间将所述存储单元指定数据存储在所述非易失性存储器设备中。15.一种在非易失性存储器设备内对配置为存储包括最低有效位LSB与最高有效位MSB的数据的多电平存储单元MLC进行编程的方法，所述方法包括：执行第i编程间隔，所述第i编程间隔包括其后跟着MSB编程操作的LSB编程操作，其中所述MSB编程操作包含：将第i编程电压施加到连接至所述MLC的字线以及(1)如果所述存储单元是快速存储单元则施加位线强制电压到连接至所述MLC的位线或者(2)如果所述存储单元是慢速存储单元则施加小于所述位线强制电压的位线编程电压到连接至所述MLC的位线；评估编程条件；基于所评估的编程条件从一组验证模式中选择验证模式；以及使用所选择的验证模式执行验证操作，其中，所述选择验证模式包括在单步验证模式与多步验证模式之间进行选择，该方法还包括定义与已执行编程间隔的数目关联的编程间隔阈值，其中，所述在单步验证模式与多步验证模式之间进行选择包括：将当前编程间隔与所述编程间隔阈值相比较，并且如果所述当前编程间隔小于所述编程间隔阈值则选择所述多步验证模式，否则选择所述单步验证模式。16.如权利要求15所述的方法，其中，所述验证操作包括：当所述MLC的阈值电压驻留于一组阈值电压分布中的一个时确定所述MLC是通过存储单元，所述一组阈值电压分布包括与擦除状态关联的擦除阈值电压分布、高于所述擦除阈值电压分布并且与第一编程状态关联的第一阈值电压分布、高于第一阈值电压分布并且与第二编程状态关联的第二阈值电压分布以及高于第二阈值电压分布并且与第三编程状态关联的第三阈值电压分布；当所述MLC的阈值电压驻留于一组接近阈值电压范围中的一个时确定所述MLC是快速存储单元，所述一组接近阈值电压范围包括小于第一阈值电压分布的第一接近阈值电压范围、小于第二阈值电压分布的第二接近阈值电压范围以及小于第三阈值电压分布的第三接近阈值电压范围；以及当所述MLC的阈值电压小于第三接近阈值电压范围但是大于第二阈值电压分布、小于第二接近阈值电压范围但是大于第一阈值电压分布、或者小于第一接近阈值电压范围但是大于所述擦除阈值电压分布时，确定所述MLC是慢速存储单元。17.一种操作非易失性存储器设备的方法，包括：通过将第i编程电压施加到连接至存储单元的字线以及(1)如果所述存储单元是快速存储单元则施加位线强制电压到连接至所述存储单元的位线或者(2)如果所述存储单元是慢速存储单元则施加小于位线强制电压的位线编程电压到所述位线，来执行针对所述存储单元的编程操作的第i编程间隔；将所述存储单元的当前阈值电压与通过阈值电压相比较；如果所述当前阈值电压小于所述通过阈值电压，则选择第一验证模式；以及如果所述当前阈值电压大于或等于所述通过阈值电压，则选择第二验证模式。18.如权利要求17所述的方法，其中，所述第一验证模式是多步验证模式，且所述第二验证模式是单步验证模式。19.一种非易失性存储器设备，包括：存储单元阵列，包括连接至字线和位线的存储单元；电压生成器，被配置为生成包括编程电压的多个控制电压；地址译码器，被配置为响应于外部提供的地址将所述编程电压连接至所述字线；页缓冲电路，被配置为响应于外部提供的地址将位线电压连接至所述位线；以及控制逻辑，被配置为控制所述电压生成器和地址译码器，以通过施加第i编程电压作为所述编程电压来执行针对所述存储单元的编程操作的第i编程间隔，以及被配置为控制所述页缓冲电路以(1)如果所述存储单元是快速存储单元则施加位线强制电压到位线或者(2)如果所述存储单元是慢速存储单元则施加小于所述位线强制电压的位线编程电压到所述位线，其中，所述控制逻辑被进一步配置为评估编程条件，基于所评估的编程条件从一组验证模式中选择验证模式，以及控制所述电压生成器、地址译码器和页缓冲电路以使用所选择的验证模式执行验证操作，其中，所述控制逻辑选择验证模式包括在单步验证模式与多步验证模式之间进行选择，所述控制逻辑还被配置为定义与已执行编程间隔的数目关联的编程间隔阈值，其中，所述控制逻辑在单步验证模式与多步验证模式之间进行选择包括：将当前编程间隔与所述编程间隔阈值相比较，并且如果所述当前编程间隔小于所述编程间隔阈值则选择所述多步验证模式，否则选择所述单步验证模式。20.如权利要求19所述的非易失性存储器设备，其中，所述控制逻辑包括验证模式选择器，被配置为基于所评估的编程条件选择验证模式。21.如权利要求20所述的非易失性存储器设备，其中，所述页缓冲电路包括存储存储单元指定数据的存储器、锁存器和寄存器中的一个，以及所述控制逻辑被进一步配置为控制所述页缓冲电路，以基于所述存储单元指定数据施加(1)所述位线强制电压或者(2)所述位线编程电压。22.如权利要求20所述的非易失性存储器设备，其中，所述验证模式选择器被配置为在单步验证模式与多步验证模式之间进行选择。23.如权利要求20所述的非易失性存储器设备，其中，所述验证模式选择器被配置为基于所计数的已执行编程间隔的数目选择所述验证模式。24.如权利要求20所述的非易失性存储器设备，其中，所述验证模式选择器被进一步配置为：当所述存储单元的阈值电压驻留于目标阈值电压分布内时，确定所述存储单元是通过存储单元；当所述阈值电压驻留于小于所述目标阈值电压分布的接近阈值电压范围内时，确定所述存储单元是快速存储单元；以及当所述阈值电压驻留于小于所述接近阈值电压范围的远距阈值电压范围内时，确定所述存储单元是慢速存储单元。25.如权利要求20所述的非易失性存储器设备，其中，所述验证模式选择器被配置为基于所述存储单元的当前阈值电压与通过阈值电压之间的比较来选择所述验证模式。26.如权利要求20所述的非易失性存储器设备，进一步包括温度检测器，其中所述验证模式选择器被配置为基于检测到的温度来选择所述验证模式。27.如权利要求20所述的非易失性存储器设备，进一步包括噪声检测器...

【专利技术属性】
技术研发人员：金武星，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR