MTP器件的单元结构及其操作方法技术

本发明专利技术公开了一种MTP器件的单元结构及其操作方法，其单元结构包括主存储单元、参考存储单元和差分比较电路。其中，当主存储单元为已编程状态，则参考存储单元为已擦除状态。当主存储单元为已擦除状态，则参考存储单元为已编程状态。差分比较电路对主存储单元的漏端、参考存储单元的漏端电流大小进行比较。从而可以在多次编程和擦除后仍能判断出主存储单元的状态，这也就相当于提升了整个MTP器件的单元结构的耐久力。

【技术实现步骤摘要】

本专利技术涉及一种NVM(Non Volatile Memory，非易失性存储器)，特别是涉及一种 MTP (Multi-Time Programmable，可多次编程)的 NVM 器件。
技术介绍
中国专利技术专利申请公布说明书CN101373634A(公开日2009年2月25日)公开了 一种MTP器件单元结构，其可以通过普通的CMOS逻辑工艺制造，而无需增加任何额外的掩 膜或工艺步骤。请参阅图la，上述专利申请所公开的一种现有的MTP单元结构包括选择晶体管 10、编程晶体管20和擦除晶体管30。选择晶体管10的源极11作为漏端BL，选择晶体管10 的栅极12作为选择端SG，选择晶体管10的漏极13与编程晶体管20的源极21相连接。编 程晶体管20的栅极与擦除晶体管30的栅极为同一个浮栅(floating poly)22。编程晶体 管20的漏极23、选择晶体管10所在η阱14、编程晶体管20所在η阱M三者相连接，并作 为编程端WL。擦除晶体管30的源极31和漏极33连接在一起作为擦除端EG。擦除晶体管 30所在ρ型衬底或η阱34接地。图Ia所示的MTP器件单元结构中，选择晶体管10为PM0S，位于η阱14中；编程 晶体管20也是PM0S，位于η阱M中；擦除晶体管30为NM0S，位于ρ型衬底或η阱34中。 η阱14与η阱M通常是同一个η阱，也可以是不同η讲。η讲34则与η阱14、η阱M都 不相同。请参阅图lb，这是上述专利申请所公开的另一种现有的MTP单元结构，与图Ia的 区别是，擦除晶体管30由NMOS换成了 PM0S。此时，擦除晶体管30位于η阱34中。η阱34 则与η阱14、η阱M都不相同。擦除晶体管30的源极31、漏极33和所在η阱34连接在 一起作为擦除端EG。对于普通的MOS晶体管而言，其源极和漏极是可以互换的，取决于如何说明和定 义。因此上述图Ia和图Ib所示的MTP器件单元结构中，选择晶体管10的源极11和漏极 13可以互换，编程晶体管20的源极21和漏极23可以互换，擦除晶体管30的源极31和漏 极33可以互换。上述MTP器件单元结构的编程方法可以采用CHE (channel hot electroninjection，沟道热电子注入)机制等，擦除方法可以采用FN(R)Wler-Nordheim tunneling，福勒-诺德海姆隧穿)机制等。上述MTP器件单元结构具有如下缺点由于擦除使用FN隧穿机制，因此擦除效率 直接与栅氧化层厚度相关。当编程晶体管20的栅氧化层较厚的时候，往往需要通过增大擦 除电压或增长擦除时间来改善擦除效率，否则将会出现擦除不干净，导致读取数据错误。且 此劣势会在多次编程与擦除后随着栅氧化层质量的下降而更为明显，即NVM所通有的耐久 力(Endurance)问题。请参阅图3和图4，这是在编程晶体管20的栅氧化层为135A的情况下，对MTP器件的多次编程与擦除(耐久力测试)的试验数据。图3表示对已编程MTP器件的读取电流 的变化情况。图4中“*”星形标记表示擦除电压为16V，擦除时间为20ms的情况下，对已擦 除MTP器件的读取电流的变化情况。比较图3和图4可以发现，在编程与擦除次数超过10000次以后，对已编程MTP器 件的读取电流大小与对已擦除MTP器件的读取电流大小逐渐接近。对MTP器件进行读取时， 通常设定一个电流参考值。读取电流大于该参考值则认为是“1”即已编程，读取电流小于 该参考值则认为是“0”即已擦除。在多次编程与擦除后，对已擦除MTP器件的读取电流可 能会超过该参考值(但仍小于对已编程MTP器件的读取电流)，而被误判为已编程，从而导 致该MTP器件的存储单元失效。为了提高MTP器件的耐久力，目前采用的方法是提高擦除电压或增长擦除时间。 图4中三角形标记表示擦除电压为17V，擦除时间为20ms的情况下，对已擦除MTP器件的 读取电流的变化情况。图4中菱形标记擦除电压为17V，擦除时间为50ms的情况下，对已 擦除MTP器件的读取电流的变化情况。显然提高擦除电压或增长擦除时间可以提高MTP器 件的耐久性。但是编程电压的提高，需要增大编程晶体管20所在η阱M与擦除晶体管30 所在η阱34之间的隔离距离，否则容易产生η阱M与η阱34之间的串通，导致器件失效。 两个η阱Μ、34之间隔离距离的增加，使得MTP器件的单元结构面积增大。而编程时间的 延长直接表现为MTP器件性能的变差。
技术实现思路
本专利技术所要解决的技术问题是提供一种MTP器件的单元结构，可以显著提高MTP 器件的耐久力。为此，本专利技术还要提供所述MTP器件的单元结构的操作方法。为解决上述技术问题，本专利技术MTP器件的单元结构包括主存储单元、参考存储单 元和差分比较电路；主存储单元包括选择晶体管、编程晶体管和擦除晶体管；选择晶体管的源极与选 择晶体管所在η阱、编程晶体管所在η阱三者相连接；选择晶体管的栅极作为选择端；选择 晶体管的漏极与编程晶体管的源极相连接；编程晶体管的栅极和擦除晶体管的栅极为同一 个浮栅；选择晶体管的源极作为编程端，编程晶体管的漏极作为漏端；或者，选择晶体管的 源极作为编程端，编程晶体管的漏极作为漏端；擦除晶体管的源极和漏极相连接作为擦除 端；参考存储单元的结构与主存储单元相同；主存储单元的编程端和参考存储单元的 编程端相连接；主存储单元的选择端和参考存储单元的选择端相连接；主存储单元的擦除 端和参考存储单元的擦除端相连接；差分比较电路的两个输入端为主存储单元的漏端和参考存储单元的漏端，仅有一 个输出端；当主存储单元的漏端电流大小《参考存储单元的漏端电流大小时，差分比较电 路的输出端输出“0”;当主存储单元的漏端电流大小>参考存储单元的漏端电流大小时，差 分比较电路的输出端输出“1”。所述MTP器件的单元结构的操作方法为编程时，在编程端和参考存储单元的漏端加脉冲电压+6 +9V，主存储单元的漏 端接地，选择端接地，擦除端接地；擦除时，先在擦除端加脉冲电压+10 +17V，编程端接地，主存储单元的漏端和参 考存储单元的漏端均接地或浮接，选择端接地或加正电位；然后在在编程端和主存储单元 的漏端加脉冲电压+6 +9V，参考存储单元的漏端接地，选择端接地，擦除端接地；读取时，在编程端加直流电压+1 +3. 5V，主存储单元的漏端和参考存储单元的 漏端所加直流电压均比编程端WL所加直流电压低0. 5 3V且大于或等于0V，选择端接地， 擦除端接地、或者与主存储单元的漏端同电位、或者与参考存储单元的漏端同电位、或者与 编程端同电位。本专利技术通过设置一个始终与主存储单元的编程和擦除状态相反的参考存储单元， 并由一个差分比较电路比较主存储单元和参考存储单元的读取电流，从而可以在多次编程 和擦除后仍能判断出主存储单元的状态，这也就相当于提升了整个MTP器件的单元结构的 耐久力。附图说明图la、图Ib是现有的MTP器件单元结构的两种示意图；图2a、图2b是本专利技术MTP器件单元结构中主存储单元的两种示意图；图2c是本专利技术MTP器件单元结构中主存储单元、参考存储单元和差分比较电路的 连接示意图；图3是现有的MTP器件单元结构在多次编程和擦除后，对已编程器件的读取电流 变化情况示意图；图4是现有本文档来自技高网...

【技术保护点】
一种ＭＴＰ器件的单元结构，其特征是，包括主存储单元、参考存储单元和差分比较电路；主存储单元包括选择晶体管、编程晶体管和擦除晶体管；选择晶体管的源极与选择晶体管所在ｎ阱、编程晶体管所在ｎ阱三者相连接；选择晶体管的栅极作为选择端；选择晶体管的漏极与编程晶体管的源极相连接；编程晶体管的栅极和擦除晶体管的栅极为同一个浮栅；选择晶体管的源极作为编程端，编程晶体管的漏极作为漏端；或者，选择晶体管的源极作为编程端，编程晶体管的漏极作为漏端；擦除晶体管的源极和漏极相连接作为擦除端；参考存储单元的结构与主存储单元相同；主存储单元的编程端和参考存储单元的编程端相连接；主存储单元的选择端和参考存储单元的选择端相连接；主存储单元的擦除端和参考存储单元的擦除端相连接；差分比较电路的两个输入端为主存储单元的漏端和参考存储单元的漏端，仅有一个输出端；当主存储单元的漏端电流大小≤参考存储单元的漏端电流大小时，差分比较电路的输出端输出“０”；当主存储单元的漏端电流大小＞参考存储单元的漏端电流大小时，差分比较电路的输出端输出“１”。

【技术特征摘要】

【专利技术属性】
技术研发人员：胡晓明，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：31