本申请案涉及增强型多电平存储器。本文中所揭示的标的物涉及半导体存储器，且更特定来说，涉及多电平非易失性或易失性存储器。
【技术实现步骤摘要】
本文中所揭示的标的物涉及半导体存储器，且更特定来说涉及多电平非易失性存储器。
技术介绍
存储器装置用于许多类型的电子装置中，例如计算机、蜂窝电话、PDA、信息记录器及导航设备，此处仅列举几个实例。在此类电子装置当中，可采用各种类型的非易失性存储器装置，例如NAND或NOR快闪存储器、SRAM、DRAM及相变存储器，此处仅列举几个实例。一般来说，可使用写入或编程过程将信息存储于此类存储器装置中，而可使用读取过程来检索所存储的信息。举例来说，可编程存储器的存储密度可通过按比例缩小存储器单元的物理大小以减少其空间占用并允许在集成有所述存储器的裸片上的同一硅区域上形成较大数目的存储器单元来增加。另一种提升存储密度的方式可涉及采用所谓的“多电平”编程方案，其中存储器单元可能够存储一个以上信息位。特定来说，通过采用此多电平编程方案，可将存储器单元编程为若干个不同编程状态中的任何一者，每一状态与对应逻辑值相关联。存储器单元的编程状态可由所述存储器单元中所包含的晶体管的阈值电压值来界定。举例来说， 对于适于存储两个位的存储器单元，所述存储器单元的阈值电压值可采取四个不同值中的一者。在特定实例中，此所存储位对的逻辑值可对应于二进制序列“11”、“10”、“01”、“00”， 其对应于增加的阈值电压值。此处，逻辑值“U”可与具有最低阈值电压值的状态(经擦除状态)相关联，且其它状态可依序与具有增加的阈值电压值的状态相关联。然而，由于此存储器可固有的实质上不可避免的容限，替代被准确地编程到四个所要值中的一者，经编程存储器单元的阈值电压可分布在四个相应编程分布(也称为“群体”)当中。因此，举例来说，每一编程状态可能不与单个阈值电压相关联，而是可与相应阈值电压范围相关联，所述阈值电压范围又由相应编程分布来界定。附图说明将参考以下各图描述非限制性及非穷尽性实施例，其中除非另外说明，否则所有各图中相似参考编号指代相似部件。图1是根据一实施例的存储器装置的示意性框图。图2A是根据一实施例的编码单元的框图。图2B是根据一实施例的线性组合器单元的框图。图2C是根据一实施例的线性组合器的格子图。图3是展示根据一实施例的编程分布及此些分布的分区的图示。图4是根据另一实施例的格子图。图5A是根据一实施例的感测电路的示意图。图5B是根据一实施例的感测电路的时序图。图6是根据一实施例的解码单元的示意性框图。图7A是展示根据一实施例的编程分布及此些分布的度量函数的图示。图7B是根据一实施例实施度量函数的查找表。图7C是展示根据一实施例的编程分布及度量值的图示。图8是根据另一实施例的格子图。图9A是根据另一实施例的编码单元的框图。图9B是根据另一实施例的线性组合器单元的框图。图9C是展示根据一实施例分割成若干子集的编程的示意图。图10是根据一实施例的计算系统及存储器装置的示意图。具体实施例方式本说明书通篇中所提及的“一个实施例”或“一实施例”意指结合所述实施例描述的特定特征、结构或特性包含在所主张标的物的至少一个实施例中。因此，在本说明书通篇中的各个地方出现的短语“在一个实施例中”或“一实施例”未必全部指代相同实施例。此外，可将特定特征、结构或特性组合在一个或一个以上实施例中。在一实施例中，存储器装置的存储密度可通过并入能够存储两个以上编程状态以表示一个信息位的多电平存储器单元来增加。在选择个别多电平存储器单元可被编程到的若干个不同编程状态之前，存储器装置的设计者可考虑数个因素，包含存储器装置的供应电压的值及存储器装置可固有的容限参数。举例来说，供应电压的值可界定编程分布集合所横跨的电压范围的上部电平，且每一编程分布的宽度可与存储器装置固有的容限参数有关。在一实施例中，进一步增加存储密度的方法可涉及通过根据卷积码编码信息以提供符号并将此些符号存储于一个或一个以上多电平存储器单元中来存储所述信息。检索此所存储信息可包括对此些所存储符号应用所谓的“软决策”及卷积解码。在另一实施例中，增加存储密度的方法可涉及在将信息存储于存储器装置的存储器单元中之前使用错误校正码 (ECC)来处理信息。以此方式，通过使用软决策方法来读取存储器单元的内容，即使编程分布的数目相对高而足以导致邻近编程分布当中的部分重叠也可减少错误读取的概率，如下文所描述。在一实施例中，存储器装置可包括多个存储器单元，所述多个存储器单元具有设定到有序编程分布序列当中的一个编程分布的阈值电压值。此存储器装置可接收待存储于目标存储器单元集合中的第一输入信息。所述第一输入信息可包含第一数目个位以将所述第一输入信息编码成对应第二输入信息。所述第二输入信息可包含比第一数目个位高的第二数目个位。可根据第二输入信息编程存储器装置以将目标存储器单元集合的阈值电压设定到所述序列的选定编程分布集合。所述序列的编程分布可被布置成若干子集，其中子集可包含不需要是所述序列中的相继编程分布的多个编程分布。所述第二输入信息可包含识别所述编程分布集合所属的子集的子集信息，如下文详细地描述。图1是根据一实施例的存储器100的示意性框图。特定来说，非易失性半导体存储器100可包括(举例来说)电可编程非易失性快闪存储器。举例来说，存储器100可集成于半导体材料芯片(图中未展示)中且可包含布置成多个行及列的用以存储信息的存储器单元110的矩阵105。在一个实施方案中，存储器单元110可包括具有电荷存储元件(例如将由电子充电的导电浮动栅极)的N沟道MOS晶体管，但所主张标的物在这方面不受限制。存储器100可包括多电平存储器。在经擦除条件中，存储器单元110可具有低阈值电压值。可通过将特定量的电荷置到存储器单元110的浮动栅极中而将存储器单元110 编程为若干个状态中的任何一者。此些状态的特征可在于由与前一状态的浮动栅极电荷量相比增加的浮动栅极电荷量产生的增加的阈值电压值。在特定实施例中，存储器100可包括NAND架构，其中矩阵105可包含若干群组，例如彼此串联连接以形成相应存储器单元串的八个、十六个或十六个以上存储器单元110的群组。属于同一矩阵列的不同存储器单元串可彼此并联连接到相应位线BL 112，但所主张标的物并不受如此限制。存储器100可接收选择所要存储器单元110或存储器单元110群组的地址代码 ADR0地址代码ADR可提供给读取-编程单元115，举例来说，读取-编程单元115可包含选择器电路及读取与编程电路，例如页缓冲器电路(未展示)。举例来说，此些选择器电路可选择经寻址存储器单元110而读取与编程电路可执行可对存储器单元110实施的读取与编程操作。在存储器100中，信息可在被存储于存储器单元110中之前经编码。出于此目的， 根据一实施例，存储器100可包含编码-解码单元120，其用以对待存储于存储器单元110 中的输入信号DIN执行编码操作且对从存储器单元110读取的输出经编码信号DCOUT执行解码操作。更特定来说，编码-解码单元120可包含用以从I/O缓冲器140接收输入信号 DIN的编码单元130，I/O缓冲器140又可与存储器100的I/O端子150相关联。在一个实施方案中，编码-解码单元120可对输入信号DIN执行编码操作且将对应的输入经编码信号DCIN提供到读取与编程单元115。至少部分地基于地本文档来自技高网...
【技术保护点】
１．一种方法，其包括：将信息存储于一个或一个以上多电平存储器单元中；使用软决策及卷积编码来确定所述信息的值。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：马尔科·马卡罗内，吉多·洛马齐，伊拉里亚·莫塔，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。