本实用新型专利技术公开了一种高精度CMOS带隙基准电路，包括直流电源VDD，以及依次配合连接在直流电源VDD与地之间的电压基准核心模块、运算放大器OP与基准输出支路，所述基准输出支路包括配合连接的第三PMOS晶体管PM3与高阶补偿模块。本实用新型专利技术所述高精度CMOS带隙基准电路，利用对基准输出支路用MOS管驱动电压VGS的控制，通过在不同温度段内往基准电流中分别注入和抽出微小电流，实现精密的温度补偿，从而得到低温度系数的电压基准，有效降低温度系数，可以克服现有技术中精度低与稳定度低等缺陷，以实现精度高与稳定度高的优点。（*该技术在2021年保护过期，可自由使用*）
【技术实现步骤摘要】
本技术涉及电子电路，具体地，涉及一种高精度互补金属氧化物半导体 (Complementary Metal Oxide Semiconductor，简称 CMOS)带隙基准电路。
技术介绍
近年来，随着电子产品和无线通信系统的广泛应用，电子产品和无线通信系统的集成度越来越高，电路结构和功能也日益复杂和完善。低压低功耗、低温度系数、高电源抑制比带隙基准源在电路设计中有着广泛的应用，同时基准电路还需要与标准CMOS工艺兼容。因此设计高性能带隙基准电路成为了模拟以及混合电路设计的需要。目前，主流的高性能电压基准大多采用两种电压基准结构，即电压模带隙基准电路与电流模带隙基准电路，这两种结构各具优势，可以根据应用的不同进行选择。其中，电压模带隙基准电路如附图说明图1所示。在图1中，电压模带隙基准电路包括第一至三PMOS晶体管PM1-PM3、第一至三三极管Q1-Q3、电阻R0、第一分压电阻Rl与第二分压电阻R2。第一至三PMOS晶体管PM1-PM3的源极均与直流电源VDD连接，栅极均与运算放大器OP的输出端连接，第一 PMOS晶体管PMl的漏极与运算放大器OP的反相输入端Vn及第一三极管Ql的发射极连接，第二 PMOS晶体管PM2的漏极与运算放大器OP的同相输入端 Vp连接、并经电阻RO后与第二三极管Q2的发射极连接，第三PMOS晶体管PM3的漏极与第一分压电阻Rl及第二分压电阻R2串联，第一分压电阻Rl与第二分压电阻R2的公共端为基准电路输出端Vkef ；第一三极管Ql的基极与集电极均接地，第二三极管Q2的基极与集电极均接地，第三三极管Q3的基极与集电极均接地。其中，在电压模带隙基准电路中，运算放大器OP使电压模带隙基准电路处于深度负反馈状态，三极管Q1A2与A均为由N阱和P型衬底形成的寄生纵向双极性晶体管BJT。 电压模带隙基准电路的基准电压公式为权利要求1.一种高精度CMOS带隙基准电路，其特征在于，包括直流电源VDD，以及依次配合连接在直流电源VDD与地之间的电压基准核心模块、运算放大器OP与基准输出支路，所述基准输出支路包括配合连接的第三PMOS晶体管PM3与高阶补偿模块。2.根据权利要求1所述的高精度CMOS带隙基准电路，其特征在于，所述电压基准核心模块包括第一至二 PMOS晶体管PM1-PM2、第一至二三极管Q1-Q2与电阻R0，其中所述第一至三PMOS晶体管PM1-PM3的源极均与直流电源VDD连接，栅极均与运算放大器OP的输出端连接，第一 PMOS晶体管PMl的漏极与运算放大器OP的反相输入端Vn及第一三极管Ql的发射极连接，第二 PMOS晶体管PM2的漏极与运算放大器OP的同相输入端Vp 连接、并经电阻RO后与第二三极管Q2的发射极连接，第三PMOS晶体管PM3的漏极与高阶补偿模块的输入端连接；所述第一三极管Ql的基极与集电极均接地，第二三极管Q2的基极与集电极均接地。3.根据权利要求2所述的高精度CMOS带隙基准电路，其特征在于，所述高阶补偿模块包括第一至三分压电阻R1-R3、第一至二补偿管Mn的并联电阻foil-foi2、起高阶补偿作用的第一至二 NMOS晶体管Mnl-Mn2与第三三极管Q3，其中所述第三PMOS晶体管PM3的漏极与第一至二 NMOS晶体管Mnl-Mn2的栅极连接，并依次经第一至二分压电阻R1-R2、第二补偿管Mn2的并联电阻foil、第三分压电阻R3及第一补偿管Mnl的并联电阻后、与第一 NMOS晶体管Mnl的源极及第三三极管Q3的发射极连接；第一分压电阻Rl与第二分压电阻R2的公共端为基准电路输出端Vkef ；第三三极管Q3的基极与集电极均接地；所述第一NMOS晶体管Mnl的漏极与第三分压电阻R3及第一补偿管Mnl的并联电阻的公共端连接；第二 NMOS晶体管Mn2的漏极与第二分压电阻R2及第二补偿管Mn2的并联电阻foil的公共端连接，源极与第二补偿管Mn2的并联电阻foil及第三分压电阻R3连接。专利摘要本技术公开了一种高精度CMOS带隙基准电路，包括直流电源VDD，以及依次配合连接在直流电源VDD与地之间的电压基准核心模块、运算放大器OP与基准输出支路，所述基准输出支路包括配合连接的第三PMOS晶体管PM3与高阶补偿模块。本技术所述高精度CMOS带隙基准电路，利用对基准输出支路用MOS管驱动电压VGS的控制，通过在不同温度段内往基准电流中分别注入和抽出微小电流，实现精密的温度补偿，从而得到低温度系数的电压基准，有效降低温度系数，可以克服现有技术中精度低与稳定度低等缺陷，以实现精度高与稳定度高的优点。文档编号G05F3/30GK202083976SQ201120139048公开日2011年12月21日 申请日期2011年5月5日 优先权日2011年5月5日专利技术者王宇星 申请人:王宇星本文档来自技高网...
【技术保护点】
１．一种高精度ＣＭＯＳ带隙基准电路，其特征在于，包括直流电源ＶＤＤ，以及依次配合连接在直流电源ＶＤＤ与地之间的电压基准核心模块、运算放大器ＯＰ与基准输出支路，所述基准输出支路包括配合连接的第三ＰＭＯＳ晶体管ＰＭ３与高阶补偿模块。
【技术特征摘要】
【专利技术属性】
技术研发人员：王宇星，
申请(专利权)人：王宇星，
类型：实用新型
国别省市：32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。