高压带隙基准及其启动电路制造技术

高压带隙基准及其启动电路，带隙基准电路中第一、三、七、九MOS管与一三极管依次串联；第二、四、八、十MOS管、电阻及另一三极管依次串联；第五、六MOS管、电阻及再一三极管依次串联；第一管栅、漏极与第二、五管栅极相连；第三管的栅、漏极与第四、六管栅极相连；第八管栅、漏极与第七管栅极相连；第十管栅、漏极与第九管栅极相连。启动电路中电阻、第十一、十二MOS管依次串联；第十一管栅、漏极相连，第十二管栅极连到输出点；第十三MOS管漏极连到电源一端，栅极连到第十一管漏极，第十三管源极通过一电阻连接到第四管漏极。本发明专利技术可工作在极高的电源电压下和很宽的电压范围内。其启动电路在高压电源时也可安全可靠的工作。

【技术实现步骤摘要】
高压带隙基准及其启动电路
本专利技术涉及一种集成电路设计领域中的带隙基准电路，特别是一种高压带隙基准及其启动电路。
技术介绍
现有技术中，带隙基准电路几乎是所有芯片必不可少的组成部分。现有的带隙基准电路其电源电压根据工艺的不同一般最高不可超过MOS管的栅源或源漏击穿电压。高压芯片的电源电压可高达几百伏甚至更高。这就需要采用高压工艺设计芯片。目前根据采用的高压工艺的不同，在如此高的电压下设计的带隙基准电路也有两种情况。其一，有的高压工艺采用厚栅，其MOS管栅源和漏源击穿电压可以很高，从而可以轻易设计出工作于很高电源电压的带隙基准电路。此时，高压带隙基准设计除了采用的工艺与低压带隙基准不同外，其它设计要求与低压没什么大的区别。其二，然而有的高压工艺没有采用厚栅，其MOS管栅源击穿电压只有几伏(一般不超过五伏)，而其漏源，漏体和漏栅之间可以承受的电压可以高达几百伏甚至更高。此工艺下，由于受栅源击穿电压的限制，带隙基准电路的电源电压一般只有几伏，此时一般采用图 1所示的带隙基准电路结构。其中，高压电源电压先经过电压调整器输出一低压电源，再由此低压电源给带隙基准电路供电。由于输出的低压电源不会超过MOS管的栅源击穿电压， 故带隙基准可以按照低压带隙基准设计。此种情况的优点是带隙基准电路设计相对简单， 但它需要电压调整器，常常消耗额外的功耗。
技术实现思路
本专利技术所要解决的技术问题是克服上述现有技术中所存在的缺陷，提供一种高压带隙基准及其启动电路。该电路中所用的MOS管不采用厚栅，其栅源击穿电压只有几伏(不超过五伏)，而其漏源，漏体和漏栅之间可以承受的电压可以高达几百伏甚至更高。本专利技术采用了下列技术方案解决了其技术问题一种高压带隙基准及其启动电路，包括一个启动电路以及一个与其连接的带隙基准电路，其特征在于所述的带隙基准电路中第一 MOS管、第三MOS管、第七MOS管、第九MOS管以及第一三极管依次串联连接在电源两极；第二 MOS管、第四MOS管、第八MOS管、第十MOS管、第一电阻以及第二三极管依次串联连接在电源两极；第五MOS管、第六MOS管、第二电阻以及第三三极管依次串联连接在电源两极；其中，第一MOS管的栅极与漏极相连接，并与第二MOS管、第五MOS管的栅相连接，形成电流镜；第三MOS管的栅极与漏极相连接，并与第四MOS管、第六MOS管的栅相连接，形成电流镜；第八MOS管的栅极与漏极相连接，并与第七MOS管的栅相连接，形成电流镜；第十MOS管的栅极与漏极相连接，并与第九MOS管的栅相连接，形成电流镜；所述的启动电路中第三电阻、第十一 MOS管、第十二 MOS管依次串联连接在电源两极；第十一 MOS管的栅极与漏极相连接，第十二 MOS管的栅极连接到带隙基准电路的输出点(Vref)；第十三MOS管的漏极连到电源一端，栅极连到第三电阻与第十一 MOS管漏极的公共端，第四电阻的一端与第十三MOS管源极相连接，另一端连接到第四MOS管漏极与第八 MOS管漏极的公共端。所述第三MOS管、第四MOS管、第六MOS管、第七MOS管、第八MOS管、第十二 MOS 管、第十三MOS管为高压MOS管。所述的第一 MOS管、第二 MOS管、第五MOS管、第九MOS管、第十MOS管、第i^一 MOS 管为低压MOS管。本专利技术中的带隙基准可直接工作在很宽电的电压范围内，其最高工作电压由工艺中MOS管的最大漏源击穿电压决定，其最低工作电源电压可达5V左右。比如当采用最高漏源耐压为X伏的高压工艺时，带隙基准工作的电压范围约为5V XV。在此电压范围内整个电路能正常工作且MOS管不被击穿。带隙基准的启动电路也能够在启动过程中和启动以后正常工作。在整个高压工作范围内，所有MOS管的栅源、漏源、漏体和漏源电压都不会超过所允许的范围。附图说明图1为传统带隙基准系统结构示意图；图2为本专利技术高压带隙基准及其启动电路结构示意图。图中各序号分别表示为Ml-第—-MOS 管M2-第二 MOS 管M3-第三:M0S 管M4-第四MOS管；M5-第五MOS管M6-第六MOS管；M7-第七MOS管M8-第八MOS管；M9-第九MOS管MlO-第十MOS管Mll-第-1^一MOS管； M12-第十二 MOSM13-第_—三 MOS管； Ql-第一三极管；Q2-第二-三极管Q3-第三三极管；Rl-第—-电阻；R2-第二电阻；R3-第三电阻；R4-第四电阻。具体实施方式以下结合实施例以及附图对本专利技术作进一步的描述。参照图2，本专利技术包括一个启动电路以及一个与其连接的带隙基准电路。所述的带隙基准电路中第一 MOS管Ml、第三MOS管M3、第七MOS管M7、第九MOS 管M9以及第一三极管Ql依次串联连接在电源两极；第二 MOS管M2、第四MOS管M4、第八 MOS管M8、第十MOS管M10、第一电阻Rl以及第二三极管Q2依次串联连接在电源两极；第五MOS管M5、第六MOS管M6、第二电阻R2以及第三三极管Q3依次串联连接在电源两极；其中，第一 MOS管Ml的栅极与漏极相连接，并与第二 MOS管M2、第五MOS管M5的栅相连接， 形成电流镜；第三MOS管M3的栅极与漏极相连接，并与第四MOS管M4、第六M0SM6管M6的栅相连接，形成电流镜；第八MOS管M8的栅极与漏极相连接，并与第七MOS管M7的栅相连接，形成电流镜；第十MOS管MlO的栅极与漏极相连接，并与第九MOS管M9的栅相连接，形成电流镜；所述的启动电路中R3第三电阻、第i^一 MOS管Mil、第十二 MOS管M12依次串联连接在电源两极；第十一 MOS管Mll的栅极与漏极相连接，第十二 MOS管M12的栅极连接到带隙基准电路的输出点Vref ；第十三MOS管M13的漏极连到电源一端，栅极连到第三电阻 R3与第i^一 MOS管Mll漏极的公共端，第四电阻R4的一端与第十三MOS管M13源极相连接，另一端连接到第四MOS管M4漏极与第八MOS管M8漏极的公共端。如上所述第三MOS管M3、第四MOS管M4、第六MOS管M6、第七MOS管M7、第八MOS 管M8、第十二 MOS管M12、第十三MOS管M13为高压MOS管。所述的第一 MOS管Ml、第二 MOS管M2、第五MOS管M5、第九MOS管M9、第十MOS管 M10、第^^一 MOS管Mll为低压MOS管。所述第一、第二、第三三极管Ql、Q2、Q3为PNP型三极管。在图2所示的带隙基准电路部分，第一 MOS管Ml、第二 MOS管M2、第三MOS管M3、 第四MOS管M4组成电流镜，使流过第一三极管Ql和第二三极管Q2的电流成一定比例。第七MOS管M7、第八MOS管M8、第九MOS管M9、第十MOS管MlO使节点4、7的电压相等。如果第一三极管Ql和第二三极管Q2的面积比为1 N，则第一三极管Ql和第二三极管Q2基极和发射极的电压差将不同。此不同会因节点4、7的电压相等而等效到第一电阻Rl两端。 由于此电压差是与温度成正比，忽略Rl的温度系数，则流过第一电阻Rl的电流与温度成正比(PTAT)。此PTAT电流再镜像到第三三极管Q3和第二电阻R2支路，选择合适的R1、R2比例，就可得出与温度和电源电压都无关的基准电压Vref。本专利技术设置了第三MOS管M3、第四本文档来自技高网...

【技术保护点】
１．一种高压带隙基准及其启动电路，包括一个启动电路以及一个与其连接的带隙基准电路，其特征在于所述的带隙基准电路中：第一ＭＯＳ管、第三ＭＯＳ管、第七ＭＯＳ管、第九ＭＯＳ管以及第一三极管依次串联连接在电源两极；第二ＭＯＳ管、第四ＭＯＳ管、第八ＭＯＳ管、第十ＭＯＳ管、第一电阻以及第二三极管依次串联连接在电源两极；第五ＭＯＳ管、第六ＭＯＳ管、第二电阻以及第三三极管依次串联连接在电源两极；其中，第一ＭＯＳ管的栅极与漏极相连接，并与第二ＭＯＳ管、第五ＭＯＳ管的栅相连接，形成电流镜；第三ＭＯＳ管的栅极与漏极相连接，并与第四ＭＯＳ管、第六ＭＯＳ管的栅相连接，形成电流镜；第八ＭＯＳ管的栅极与漏极相连接，并与第七ＭＯＳ管的栅相连接，形成电流镜；第十ＭＯＳ管的栅极与漏极相连接，并与第九ＭＯＳ管的栅相连接，形成电流镜；所述的启动电路中：第三电阻、第十一ＭＯＳ管、第十二ＭＯＳ管依次串联连接在电源两极；第十一ＭＯＳ管的栅极与漏极相连接，第十二ＭＯＳ管的栅极连接到带隙基准电路的输出点（Ｖｒｅｆ）；第十三ＭＯＳ管的漏极连到电源一端，栅极连到第三电阻与第十一ＭＯＳ管漏极的公共端，第四电阻的一端与第十三ＭＯＳ管源极相连接，另一端连接到第四ＭＯＳ管漏极与第八ＭＯＳ管漏极的公共端。...

【技术特征摘要】

【专利技术属性】
技术研发人员：肖国庆，李茂登，
申请(专利权)人：上海沙丘微电子有限公司，
类型：发明
国别省市：31