以氮化铝为势垒层的Mo基金属栅叠层结构的刻蚀方法技术

本发明专利技术公开了一种以氮化铝为势垒层的Mo基金属栅叠层结构的刻蚀方法，该方法在半导体衬底上依次形成界面SiO2层、高K栅介质层、Mo基金属栅电极层、AlN势垒层、硅栅层和硬掩膜层；对形成界面SiO2层、高K栅介质层、Mo基金属栅电极层、AlN势垒层、硅栅层和硬掩膜层的半导体衬底进行光刻和硬掩膜的刻蚀；去胶，以硬掩膜为掩蔽，采用干法刻蚀工艺对硅栅层进行高选择比的各向异性刻蚀；采用干法刻蚀工艺对AlN势垒层、Mo基金属栅和高K介质进行各向异性刻蚀。利用本发明专利技术，通过优化AlN势垒层、Mo基金属栅和高K介质叠层结构的刻蚀工艺不仅得到陡直的刻蚀剖面，而且对Si衬底的损耗很小，为实现高K金属栅的集成提供了必要保证。

【技术实现步骤摘要】

本专利技术涉及集成电路制造
，尤其涉及一种先栅工艺中。
技术介绍
随着半导体器件的特征尺寸进入到45nm技术节点以后，为了减小栅隧穿电流，降低器件的功耗，并彻底消除多晶硅耗尽效应和P型金属-氧化物-半导体场效应晶体管 (PM0SFET)中B穿透引起的可靠性问题，缓解费米能级钉扎效应，采用高介电常数(K)/金属栅材料代替传统的SiO2/多晶硅(poly)结构已经成为了必然的选择。对于引入高K、金属栅材料的纳米级CMOS器件来说，为了得到较好的短沟效应以及合适的阈值，N管和P管的功函数应在Si的导带底附近(4. IeV左右)和价带顶附近 (5.2eV左右)。Mo金属栅由于具有低的电阻率(5X10_6Q.cm)、高的熔点(大于沈00度) 以及(100)晶向的Mo金属栅展现出5eV附近的功函数，使得Mo基金属栅成为P管金属栅材料的有力候选者。另外，为了降低刻蚀的难度，不过多地增加原有CMOS工艺的复杂性，一般采用插入式金属栅的叠层结构(即硅栅/金属栅的叠层结构)代替纯金属栅电极来实现高K、金属栅材料的集成。但由于直接在Mo基金属栅上淀积硅栅时的高温过程导致Mo金属栅与硅栅发生反应，我本文档来自技高网...

【技术保护点】
１．一种以氮化铝为势垒层的Ｍｏ基金属栅叠层结构的刻蚀方法，其特征在于，该方法包括：在半导体衬底上依次形成界面ＳｉＯ２层、高Ｋ栅介质层、Ｍｏ基金属栅电极层、ＡｌＮ势垒层、硅栅层和硬掩膜层；对形成界面ＳｉＯ２层、高Ｋ栅介质层、Ｍｏ基金属栅电极层、ＡｌＮ势垒层、硅栅层和硬掩膜层的半导体衬底进行光刻和硬掩膜的刻蚀；去胶，以硬掩膜为掩蔽，采用干法刻蚀工艺对硅栅层进行高选择比的各向异性刻蚀；采用干法刻蚀工艺对ＡｌＮ势垒层、Ｍｏ基金属栅和高Ｋ介质进行各向异性刻蚀。

【技术特征摘要】

【专利技术属性】
技术研发人员：李永亮，徐秋霞，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：11