具有掩埋栅极电极的半导体器件及其形成方法技术

本发明专利技术提供具有掩埋栅极电极的半导体器件及其形成方法。多晶半导体层形成在衬底的单元有源区和周边有源区上。在形成多晶半导体层之后，掩埋栅极电极形成在单元有源区中的衬底中且在多晶半导体层之下的层面。在形成掩埋栅极电极之后，栅极电极由多晶半导体层形成在周边有源区中的衬底上。

【技术实现步骤摘要】

本专利技术主题涉及形成半导体器件的方法和通过该方法形成的半导体器件，更具体 地，涉及形成具有掩埋栅极电极的半导体器件的方法以及使用这些方法形成的器件。
技术介绍
根据半导体器件朝向高集成度的趋势，一直在努力减小半导体器件中的组元的尺 寸和组元之间的间隔。然而，尺寸的减小存在技术限制，减小尺寸还可能降低器件特性。例 如，收窄晶体管的源/漏区之间的距离会导致不期望的短沟道效应。
技术实现思路
本专利技术主题的一些实施例提供制造半导体器件的方法。该方法包括在衬底的单元 有源区和周边有源区上形成多晶半导体层以及去除单元有源区中的部分多晶半导体层和 衬底以在单元有源区中形成栅极沟槽。栅极电极形成在栅极沟槽中。部分多晶半导体层被 去除以在周边有源区中的衬底上形成周边栅极电极。绝缘图案可以形成在栅极沟槽中的栅极电极上。在栅极沟槽中的栅极电极上形成 绝缘图案可以包括在栅极沟槽中的衬底上以及在邻近栅极沟槽的部分单元有源区上沉积 绝缘材料层以及蚀刻绝缘材料层以形成绝缘图案。绝缘图案的顶表面可以比多晶半导体层 的顶表面低。该方法还可以包括在多晶半导体层的相对侧壁之间在绝缘图案上形成覆盖图案。 覆盖图案可以包括具有与多晶半导体层的结晶度(crystallinity)不同的结晶度的多晶 半导体。去除单元有源区中的部分多晶半导体层和衬底以在单元有源区中形成栅极沟槽 可以在在多晶半导体层上形成掩模图案和绝缘层之后进行。绝缘层可以包括中等温度氧化 物(MTO)。覆盖图案可以使用绝缘层作为蚀刻停止层形成在多晶半导体层的部分之间的绝 缘图案上。在栅极沟槽中形成栅极电极可以包括在衬底上形成导电材料层以填充栅极沟槽 以及蚀刻导电材料层以形成栅极电极，使得栅极电极的顶表面低于单元有源区的顶表面。另一些实施例提供的方法包括在衬底的单元有源区和周边有源区上形成多晶半 导体层；在形成多晶半导体层之后在单元有源区中的衬底中形成在多晶半导体层之下的层 面的掩埋栅极电极；以及在形成掩埋栅极电极之后，由多晶半导体层在周边有源区中的衬 底上形成栅极电极。在形成多晶半导体层之后在单元有源区中的衬底中形成在多晶半导体 层之下的层面的掩埋栅极电极可以包括，在延伸穿过多晶半导体层且进入到衬底中的沟槽 中形成掩埋栅极电极。该方法还可以包括在多晶半导体层的相对侧壁之间的栅极电极上的 沟槽中形成多晶半导体覆盖图案。多晶半导体覆盖图案可以具有与多晶半导体层不同的结 晶度。另一些实施例提供一种半导体器件，该半导体器件包括具有单元有源区和周边有源区的衬底。多晶半导体图案设置在单元有源区中的衬底上。栅极电极可以设置在单元有 源区中的多晶半导体图案和衬底中的栅极沟槽中，绝缘图案可以设置在栅极沟槽中的栅极 电极上。覆盖图案可以设置在多晶半导体层的侧壁之间的绝缘图案上。多晶半导体周边栅 极电极可以设置在周边有源区中的衬底上。覆盖图案可以包括多晶半导体，覆盖图案的多 晶半导体的结晶度不同于多晶半导体图案的结晶度和周边栅极电极的结晶度。多晶半导体 周边栅极电极可以具有与多晶半导体图案相同的结晶度。多晶半导体图案的底表面可以在 与多晶半导体周边栅极电极的底表面相同的层面。附图说明包括附图以提供对本专利技术主题的进一步理解，附图被包括在本说明书中并构成本 说明书的一部分。附图示出本专利技术主题的示范性实施例，并与文字描述一起用于解释本发 明主题的原理。在附图中图1是平面图，示出根据本专利技术主题一些实施例的半导体器件；以及图2至10是横截面图，示出根据本专利技术主题一些实施例的用于形成半导体器件的 操作。具体实施例方式下面将参照附图更详细地描述本专利技术主题的示范性实施例。然而，本专利技术主题的 实施例可以以不同的形式实施，而不应被解释为限于这里阐述的实施例。而是，提供这些实 施例使得本公开透彻并完整，并将本专利技术主题的范围充分传达给本领域技术人员。在本说 明书中，“包括”或“包含”的含义并不排除除了所提及的组元之外的其它组元。还应当理 解，当另一组元被称为在一个组元上时，它可以直接在这个组元上，或者还可以存在插入的 第三组元。尽管像术语第一、第二和第三在本专利技术主题的各个实施例中用于描述各个区域 和层，但是区域和层不限于这些术语。这些术语仅用于将一个组元与另一组元区别开。此 外，在附图中，为了图示清晰，层和区域的尺寸被夸大。图1是平面图，示出根据本专利技术主题一些实施例的半导体器件。图2至10是沿图 1的线I-II、III-IV和V-VI截取的横截面图，示出根据本专利技术主题一些实施例用于形成半 导体器件的操作。参照图1和2，单元有源区103和周边有源区104可以定义在具有单元区和周边区 的衬底100上。单元有源区103和周边有源区104可以通过在衬底100上形成单元沟槽和 周边沟槽以及在衬底中注入掺杂剂以形成阱区来定义。单元沟槽和周边沟槽可以同时形成 或分开形成。单元沟槽衬层106和周边沟槽衬层107可以形成在单元沟槽和周边沟槽的侧 壁和底部上。单元沟槽衬层106和周边沟槽衬层107可以包括半导体氮化物。单元器件隔离层101和周边器件隔离层102分别形成在单元沟槽和周边沟槽中。 单元器件隔离层101和周边器件隔离层102可以通过用绝缘层填充单元沟槽和周边沟槽并 平坦化该绝缘层而形成。衬底100上的在单元沟槽和周边沟槽外的单元沟槽衬层106和周 边沟槽衬层107可以通过平坦化工艺去除，从而暴露单元有源区103和周边有源区104的 顶表面。单元绝缘层108和周边绝缘层109可以分别形成在单元有源区103和周边有源区4104上。周边绝缘层109可对应于周边晶体管的栅极绝缘层。单元绝缘层108和周边绝缘 层109可以通过热氧化单元有源区103和周边有源区104的一部分而形成。单元绝缘层 108和周边绝缘层109还可以通过沉积工艺形成，诸如通过化学气相沉积(CVD)和/或原子 层沉积(ALD)。多晶半导体层122形成在单元有源区103和周边有源区104上。多晶半导体层 122可以用于形成周边有源区104上的栅极电极。多晶半导体层122可以具有足够的厚度 从而可作为栅极电极操作并顾及随后工艺的工艺裕度。例如，多晶半导体层122可以形成 至数百埃的厚度。多晶半导体层122可以用掺杂剂掺杂。多晶半导体层可以通过例如注入 掺杂剂到多晶半导体层122中并进行快速热退火(RTA)来掺杂。绝缘层IM可以形成在多晶半导体层122上。绝缘层IM可以在随后蚀刻覆盖层 期间用作蚀刻停止层以形成下面描述的覆盖图案。绝缘层1 可以包括例如中等温度氧化 物(MTO)层。绝缘层IM还可以由相对于覆盖层具有蚀刻选择性的绝缘材料形成。掩模层1 可以形成在绝缘层IM上。掩模层1 可以包括例如半导体氮化物。参照图1和图3，栅极沟槽130形成在单元有源区103中。栅极沟槽130可以例如 通过图案化掩模层1 并使用图案化的掩模层1 作为蚀刻掩模蚀刻衬底100而形成。单 元有源区103的侧壁可以在形成栅极沟槽130时暴露。掩模层1 的高度可以在形成栅极 沟槽130的蚀刻工艺期间降低。单元栅极绝缘层133可以形成在栅极沟槽130中。单元栅极绝缘层133可以包括 例如氧化物、氮化物、氮氧化物和/或其它绝缘材料。单元栅极绝缘层133可以例如通过热 氧化暴露的栅极沟槽130的内壁形本文档来自技高网...

【技术保护点】
１．一种方法，包括：在衬底的单元有源区和周边有源区上形成多晶半导体层；去除所述单元有源区中的部分所述多晶半导体层和所述衬底以在所述单元有源区中形成栅极沟槽；在所述栅极沟槽中形成栅极电极；以及去除部分所述多晶半导体层以在所述周边有源区中的所述衬底上形成周边栅极电极。

【技术特征摘要】

【专利技术属性】
技术研发人员：金奉秀，李哲，黄德性，安相彬，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR