一种应力稳定的MOS晶体管的栅的制造方法技术

一种应力稳定的MOS晶体管的栅的制造方法，属于半导体器件领域，尤其涉及关于MOS晶体管的栅的制造方法，来固定锗硅源漏或锗硅虚拟衬底引入到MOS晶体管沟道区的应力。它的特征是先在MOS晶体管的栅电极区域淀积原子无序排列的硬度较小的栅材料，之后，采用高温退火，或快速热退火，或激光退火或是快速热退火与激光退火相结合处理，使原子无序排列硬度较小的栅材料变为原子有序排列的硬度较大的栅材料，从而固定由锗硅源漏或锗硅虚拟衬底引入到MOS晶体管沟道区域的应力。本发明专利技术工艺简单，与传统的MOS工艺兼容，成本较低，不仅适用于90纳米工艺节点以下的小尺寸器件，还可以推至0.13微米以上的较大尺寸的器件。

【技术实现步骤摘要】

本专利技术属于半导体器件领域，尤其涉及关于栅的制造方法来稳定锗硅源漏(SiGe S/D)或锗硅虚拟衬底(SiGe Virtual Substrate)引入到金属氧化物半导体(M0Q晶体管沟道区的应力。
技术介绍
半导体集成电路自诞生以来，一直按照摩尔定律飞速的发展，器件的特征尺寸已经进入到纳米数量级，随之而来的短沟道效应限制了器件性能的进一步提高。采用应变硅技术可以通过提高半导体器件的载流子迁移率来提高器件的电流驱动能力，而且与现有的工艺技术有良好的兼容性。在应变硅技术中，MOS晶体管(常称MOS管或MOS器件)沟道区的张应力能够提升电子的迁移率，压应力能够提升空穴的迁移率。一般而言，在N型金属氧化物半导体场效应管(NM0SFET，也就是NMOQ的沟道区引入张应力来提升NMOS器件的性能，在P型金属氧化物半导体场效应管(PM0SFET，也就是PM0S)的沟道区引入压应力来提升PMOS器件的性能。目前，已经报道了多种应力引入技术，按照应力引入的方式，应变硅技术主要分为局部应变和全局应变。局部应变，是指仅在半导体器件的沟道的区引入应变，如刻蚀停止阻挡层(Contact Etch Sto本文档来自技高网...

【技术保护点】
１．一种应力稳定的ＭＯＳ晶体管的栅的制造方法，其特征在于在形成ＭＯＳ器件的栅极时，首先在ＭＯＳ器件的栅极区域淀积具有原子无序排列的硬度较小的非晶栅材料，再在栅上淀积一层覆盖层，之后，对该器件采用高温退火、或快速热退火、或激光退火、或是快速热退火与激光退火相结合处理，使原子无序排列的硬度较小的非晶栅材料变成原子有序排列的硬度较大的多晶栅材料。主要制作步骤如下：①应力的引入与栅材料的淀积：对ＳｉＧｅ　Ｓ／Ｄ引入局部应力的技术而言，按照传统的ＭＯＳ器件制作工艺流程直到栅氧化层（２０）形成，之后淀积原子无序排列的硬度较小的非晶栅材料，并刻蚀形成栅电极（２２），在形成侧墙（２４）之后，刻蚀Ｓ／Ｄ区域，并...

【技术特征摘要】
1.一种应力稳定的MOS晶体管的栅的制造方法，其特征在于在形成MOS器件的栅极时， 首先在MOS器件的栅极区域淀积具有原子无序排列的硬度较小的非晶栅材料，再在栅上淀积一层覆盖层，之后，对该器件采用高温退火、或快速热退火、或激光退火、或是快速热退火与激光退火相结合处理，使原子无序排列的硬度较小的非晶栅材料变成原子有序排列的硬度较大的多晶栅材料。主要制作步骤如下①应力的引入与栅材料的淀积对SiGeS/D引入局部应力的技术而言，按照传统的 MOS器件制作工艺流程直到栅氧化层00)形成，之后淀积原子无序排列的硬度较小的非晶栅材料，并刻蚀形成栅电极(22)，在形成侧墙04)之后，刻蚀S/D区域，并通过选择性外延技术生长SiGe材料层，形成SiGe S/D区(15)，引入局部应力，形成MOS器件的应变沟道区 (16)，对SiGe虚拟衬底引入全局应变技术而言，按照传统的SiGe虚拟衬底制备技术，在半导体衬底(10)上生长一层线性渐变的锗硅缓冲层(12)、弛豫锗硅层(14)及较薄的应变硅或应...

【专利技术属性】
技术研发人员：王向展，罗谦，秦桂霞，曾庆平，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：90