一种制作U型栅脚T型栅结构的方法技术

本发明专利技术公开了一种制作U型栅脚T型栅结构的方法，该方法包括：在器件做完源漏和隔离后，在器件表面制备SiNx钝化层；使用ZEP520A电子束光刻胶对器件进行曝光显影得到刻蚀窗口；刻蚀SiNx钝化层形成U型栅脚结构；再刻蚀AlGaN势垒层，并通过双层胶二次曝光得到栅帽；以及经过蒸发、剥离形成U型栅脚T型栅结构。利用本发明专利技术，能够有效平滑T型栅栅脚近漏端的电场分布并降低峰值电场强度从而提高器件的击穿电压，同时对短沟道效应也能起到一定的抑制作用。

【技术实现步骤摘要】

本专利技术涉及场效应晶体管(FET)
，尤其是一种制作U型栅脚T型栅结构的方法。
技术介绍
随着场效应晶体管(FET)高频应用需求的急剧增长，提升器件截止频率fT就显得越发重要。作为表征晶体管高速性能的重要参数，器件截止频率fT的近似公式为其中Vs为载流子的饱和迁移速率，Lg为器件栅长。可以看出，栅长对器件的截止频率有着决定性的影响。缩小器件栅长是提升其频率性能的最直接的方法，但该方法同时会导致栅电阻的增大，栅电阻增大会恶化器件噪声性能、降低器件最大振荡频率等，T型栅结构由于可以减小栅电阻而被研究人员广泛采用。目前，通常的T型栅制备方法为运用复合胶工艺以及电子束直写曝光方式，采用多次曝光的方法，利用不同显影液对胶的显影速度的差别，形成T型栅结构。为了提升器件的频率性能，T型栅的栅长已经步入深亚微米级(< 200nm)，当前国际上已有30nm栅长的相关报道。目前，常规T型栅工艺主要存在着以下不足第一、根据等比例缩小原则，栅长缩小时，器件各项尺寸均会相应缩小，相同的偏压下器件内部电场会更大，图1为采用2D器件仿真软件Atlas对器件内部电场进行模拟的结果，可以发现T型栅栅脚近漏端处会出现一个峰值电场，这会导致器件易于击穿，不利于器件在功率方面的应用。第二、由于栅漏间栅脚处存在强电场，会导致沟道电子迁移到GaN缓冲层，从而大大加深器件的短沟道效应，引发亚阈电流增加、阈电压漂移、输出电导增大、软夹断等问题。
技术实现思路
(一)要解决的技术问题有鉴于此，本专利技术的主要目的在于提供一种制作U型栅脚T型栅结构的方法，以有效降低常规T型栅栅脚近漏端处的强电场，提高器件的击穿电压和其它性能。(二)技术方案为达到上述目的，本专利技术提供了一种制作U型栅脚T型栅结构的方法，该方法包括在器件做完源漏和隔离后，在器件表面制备SiNx钝化层；使用ZEP520A电子束光刻胶对器件进行曝光显影得到刻蚀窗口 ；刻蚀SiNx钝化层形成U型栅脚结构；再刻蚀AlGaN势垒层，并通过双层胶二次曝光得到栅帽；以及经过蒸发、剥离形成U型栅脚T型栅结构。上述方案中，所述在器件表面制备SiNx钝化层的厚度为1000至1500A。上述方案中，所述使用^P520A电子束光刻胶对器件进行曝光显影得到刻蚀窗口包括在SiNx钝化层上勻^P520A电子束光刻胶，厚度为5000A，然后在180°C热板真空加热3分钟；采用电子束曝光，光刻宽度为80至200nm ；采用显影液ZED-N50显影90秒，定影液ZMD-D定影10秒，氮气吹干；采用100°C真空热板1分钟，Matrix打底胶30秒，得到刻蚀窗口。上述方案中，所述刻蚀SiNx钝化层形成U型栅脚结构包括禾Ij用ICP刻蚀机刻蚀 SiNx钝化层，刻蚀时间130秒，刻蚀完成后即可形成U型栅脚结构。上述方案中，所述再刻蚀AlGaN势垒层并通过双层胶二次曝光得到栅帽包括刻蚀AlGaN势垒层，刻蚀深度为5nm ；去胶，清洗；勻胶PMMA/UVIII，厚度为200/800nm，二次电子束曝光；显影，得到宽度为0. 5至0. 7 μ m的栅帽结构。上述方案中，所述经过蒸发、剥离形成U型栅脚T型栅结构包括对器件表面用体积比为1 3的稀盐酸处理，然后蒸发厚度为40/500nm的栅金属Ni/Au;剥离该栅金属，得到栅线条，形成U型栅脚T型栅结构。(三)有益效果从上述技术方案可以看出，本专利技术具有以下有益效果1、本专利技术提供的制作U型栅脚T型栅结构的方法，能够有效平滑T型栅栅脚近漏端的电场分布并降低峰值电场强度从而提高器件的击穿电压，同时对短沟道效应也能起到一定的抑制作用。2、本专利技术提供的制作U型栅脚T型栅结构的方法，采用单层^P520电子束光刻胶，通过电子束曝光得到细栅线条，能够将器件有效栅长控制在深亚微米级，通过控制SiNx 和AWaN的刻蚀条件能够保证图形具有较好的可重复性与一致性。3、本专利技术提供的制作U型栅脚T型栅结构的方法，采用光学曝光和电子束曝光相结合的混合曝光模式，能够提高T型栅制作效率，降低制作成本。4、本专利技术提供的制作U型栅脚T型栅结构的方法，在常规工艺流程中进行细微调整，不需要重新开发工艺，具备良好的可行性。5、本专利技术提供的制作U型栅脚T型栅结构的方法，使用器件仿真软件进行模拟，结果与预期一致。附图说明图1是T型栅器件内部电场分布示意图(Vgs = -IV，Vds = 10V)；图2是本专利技术之前已经完成的器件结构示意图；图3至图11是依照本专利技术实施例制作U型栅脚T型栅结构的流程示意图；图12是U型栅脚T型栅的SEM照片；图13为U型栅脚T型栅与普通T型栅栅下Inm处电场分布比较(曲线1为U脚 T型栅，曲线2为普通T型栅)。具体实施例方式为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本专利技术进一步详细说明。为了改善上述现有技术中存在的不足，本专利技术考虑引入边缘平滑的U型栅脚T型栅，与常规T型栅相比，栅脚处尖锐的突变被平滑的U型所取代，由于电场在边界处具有连续性，会导致场强分布变得更加平滑，大大抑制电场峰值强度，从而提升器件的击穿电压。 同时，由于峰值强场所导致的短沟道效应也会得到有效缓解。本专利技术提供的制备U型栅脚T型栅的方法如下使用^P520A电子束光刻胶曝光显影得到刻蚀窗口，通过控制刻蚀SiNx钝化层的条件来形成U型栅脚结构，接着再刻蚀 AlGaN势垒层约5nm，然后通过双层胶二次曝光得到栅帽，最后经过蒸发、剥离形成U型栅脚 T型栅结构。图2为实施本专利技术前的器件结构示意图。在已经形成了源漏电极、完成了有源区隔离、一次介质淀积之后的器件，栅位于源漏之间，一般偏向源端。本专利技术提供的制备U型栅脚τ型栅的方法，具体如图3至图11所示图3所示步骤为电子束光刻胶的勻胶，勻^P520电子束光刻胶，厚度约为5000A， 180°C热板真空加热3分钟；图4所示步骤为电子束光刻胶的曝光以及显影，采用电子束曝光，光刻宽度为 200nm ；显影液ZED-N50显影90秒，定影液ZMD-D定影10秒，氮气吹干；图5所示步骤为SiNx刻蚀，采用SF6, RF功率5W，刻蚀时间为130s ；图6所示步骤为AWaN势垒层刻蚀，采用BCl3,刻蚀深度约为5nm ；图7所示为去胶之后的结构；图8所示为涂覆PMMA、UVIII以后的结构，PMMA厚度200nm，UVIII 800nm ；图9所示为二次曝光显影之后的结构；图10所示为栅金属蒸发，组分为Ni/Au，厚度约为400/5000A;图11所示步骤为剥离以后的U型栅脚T型栅器件的结构，用去胶液去除UVIII、 PMMA得到该图形。图12为U型栅脚T型栅的SEM照片。图13为U型栅脚T型栅与普通T型栅栅下Inm处电场分布比较。该仿真中的U型栅脚T型栅采用Devedit编辑网表，普通T型栅采用Atlas编辑网表，所取电场分布为栅脚下Inm处截面，偏压均为Vgs = 0V, Vds = 40V。可以看到U型栅脚T型栅的电场分布更加平滑，峰值电场强度较普通T型栅相比要小得多，这就证实了本专利技术的实际意义和有益效果。以上所述的具体实施例，对本专利技术的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本专利技术的具体实施例而已，并不用于限制本专利技术，凡本文档来自技高网...

【技术保护点】
１．一种制作Ｕ型栅脚Ｔ型栅结构的方法，其特征在于，该方法包括：在器件做完源漏和隔离后，在器件表面制备ＳｉＮｘ钝化层；使用ＺＥＰ５２０Ａ电子束光刻胶对器件进行曝光显影得到刻蚀窗口；刻蚀ＳｉＮｘ钝化层形成Ｕ型栅脚结构；再刻蚀ＡｌＧａＮ势垒层，并通过双层胶二次曝光得到栅帽；以及经过蒸发、剥离形成Ｕ型栅脚Ｔ型栅结构。

【技术特征摘要】

【专利技术属性】
技术研发人员：孔欣，魏珂，刘新宇，黄俊，刘果果，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：11