一种真空空洞栅结构赝配高电子迁移率晶体管制作方法技术

本发明专利技术公开了一种真空空洞栅结构赝配高电子迁移率晶体管制作方法。该方法在半导体表面生长叠层栅介质，并以光刻胶为掩膜，利用干法（或者湿法）刻蚀对于不同栅介质刻蚀（或者腐蚀）速率的差异，通过刻蚀（或者腐蚀）在栅脚两侧形成形状规则大小可控的孔洞，栅蒸发剥离后可以得到剖面形貌良好和寄生电容可控的T型栅。优点：在三层致密-疏松-致密的栅介质之间插入薄层的Si-O层，形成五层介质结构，通过调整干法刻蚀条件，形成合适的侧蚀深度，同时也可调整各介质层厚度比例，用以控制侧蚀的高度，进而控制形成介质空洞的尺寸，在栅蒸发剥离后，T型栅的栅帽下方会形成一个尺寸可控的介质空洞，使得栅寄生电容减小和频率特性提升变得可控。

【技术实现步骤摘要】
【专利说明】
:本专利技术涉及一种二代及三代半导体高迀移率场效应晶体管的栅制备方法。属于半导体
在微波毫米波应用中，通过合适的工艺手段形成栅金属介质空洞以减小栅寄生电容是提高器件高频性能的有效手段。本专利技术提出的栅介质空洞形成方法可以通过调整介质空洞的尺寸，使得栅寄生电容减小更可控的优点，对于提高微波毫米波器件相关性能颇具应用价值。
技术介绍
:化合物半导体材料相比传统的硅材料，具有迀移率高、禁带宽度大等特点，因此广泛用于高频、微波等领域。随着化合物半导体器件的发展，无线通信市场、航天、军用武器装备等领域对于微波晶体管的性能也提出更高的要求。为了实现更高的增益、更低的噪声、更快的工作速度，各国在化合物半导体研发领域都投入的大量的精力。对于微波毫米波器件，提升频率特性的主要手段之一是减小器件栅长以减小沟道电子的渡越时间达到提升频率特性的目的。目前国内外先进GaAs、InP、GaN器件的栅长已经缩小到lOOnm以内的水平，而随之带来的栅电阻的增加又成为制约小尺寸器件性能提升的重要因素之一，为了解决栅电阻增加的问题，通常采取增加栅帽尺寸的方法，也即所谓的T型栅、Y型栅或者蘑菇栅。而这种通过增加栅帽尺寸以达到减小栅阻的技术手段仍称不上是一种完美的解决方案，因为大尺寸栅帽所引入的寄生电容会导致器件频率特性的下降。尤其是对于小栅长器件来说，其本征电容小、寄生电容相对较大，寄生电容成为影响器件频率特性的主要因素，所以对于微波毫米波器件，提升频率特性的核心在于减小栅寄生电容。—种常用的减小介电常数影响的方法是裸栅工艺，即在栅金属蒸发前不生长栅介质，在材料上直接通过电子束直写或深紫外曝光得到想要的胶型，栅金属蒸发后，将胶型转化为栅型，剥离得到金属栅，之后生长一层各向同性的介质包裹，完成栅钝化。裸栅工艺本身有一定的不足，包括:由于没有介质支撑，栅剥离时容易造成倒栅，而且在栅钝化前，栅势皇金属直接暴露在空气中，会影响栅势皇的肖特基接触。在栅帽金属下形成介质空洞是减小栅寄生电容的另一常用手段，因为相比于SiNx介质电容，同样尺寸的真空(空气)介质电容值约为前者的1/7。通常在T型栅金属成型后，利用各向同性强的干法刻蚀将辅助成型的介质去除，再利用各向异性强的方法生长保护介质，由于各方向生长速率不同而形成封堵空洞。该工艺的问题在于干法刻蚀辅助成型介质的步骤会对器件的表面带来损伤，同时利用各向异性方法生长形成的真空孔洞通常尺寸很小，对于栅寄生电容的减小也比较有限;且其形状大小难以控制，这就会造成片内和片间的离散。因此寻求一种大尺寸可控介质空洞的工艺方法，对于提高器件尤其是小栅长器件的频率特性具有重要意义。
技术实现思路
:本专利技术提出的是一种真空空洞栅结构赝配高电子迀移率晶体管制作方法，目的在于解决现有技术所存在的上述缺陷。为使形成的介质空洞可控，在半导体表面依次生长五层介质，自下而上分别为致密-最致密-疏松-最致密-致密的介质层，介质层所采用的介质包括但不限于SiNx、S1x和S1Nx 等。在利用干法(湿法)的方法刻蚀(腐蚀)介质的时候，由于中间的介质较为疏松，则会自动形成空洞，且其上下两层更致密的介质层也能保护最外面介质层的形貌，同时调整各层介质的厚度，也会使得形成的介质孔洞更规则也更可控，最终既避免了没有介质承托造成的栅剥离时的倒栅，同时也可以减小栅寄生电容，达到提升器件的频率特性的目的。本专利技术的技术解决方案:一种真空空洞栅结构赝配高电子迀移率晶体管制作方法，包括以下工艺步骤:1)在衬底上采用MBE的方法依次形成缓冲层、沟道层、势皇层、低掺杂GaAs层和高掺杂GaAs 层；2)在高掺杂GaAs层上形成两个欧姆接触区分别作为赝配高电子迀移率晶体管的源电极和漏电极，并在两个欧姆接触区之间利用干法刻蚀或者湿法腐蚀的方法去除高掺杂GaAs层以形成一个宽槽；3)在两个欧姆接触电极之间的表面淀积五层介质层，淀积方法包括等离子体增强化学汽相淀积、电子束蒸发；4)利用干法刻蚀或湿法腐蚀形成介质窗口及空洞，通过调整刻蚀程序或五层介质的厚度比例得到需要尺寸的介质空洞；5)以介质窗口为掩膜，利用湿法腐蚀或者干法刻蚀窗口处的低掺杂GaAs层，形成细槽；6)可选择电子束蒸发栅电极金属；7)在化合物半导体外延层上形成两个欧姆接触区分别作为晶体管的源电极和漏电极。本专利技术的优点:在三层致密-疏松-致密的栅介质之间插入薄层的S1-Ο层，形成五层介质结构，通过调整干法(湿法)刻蚀(腐蚀)条件，形成合适的侧蚀深度，同时也可调整各介质层厚度比例，用以控制侧蚀的高度，进而控制形成介质空洞的尺寸，其中中间疏松介质的厚度决定真空空洞的纵向尺寸，两侧最致密介质起到支撑以及保证真空空洞完整性的作用。在栅蒸发剥离后，T型栅的栅帽下方会形成一个尺寸可控的介质空洞，使得栅寄生电容减小和频率特性提升变得可控。【附图说明】:图1是普通GaAs赝配高电子迀移率晶体管的示意图；图2是本专利技术提出的可控真空介质空洞的GaAs赝配高电子迀移率晶体管的示意图；图3是GaAs外延结构示意图；图4源漏蒸发后示意图；图5—次挖槽工艺流程图；图6栅介质生长完成后示意图；图7栅介质刻蚀工艺流程图；图8栅挖槽工艺流程图；图9栅蒸发工艺流程图；图10棚.金属剥尚后不意图。【具体实施方式】—种真空空洞栅结构赝配高电子迀移率晶体管制作方法，包括以下工艺步骤: 1)在衬底上采用MBE的方法依次形成缓冲层、沟道层、势皇层、低掺杂GaAs层和高掺杂GaAs 层； 2)在高掺杂GaAs层上形成两个欧姆接触区分别作为赝配高电子迀移率晶体管的源电极和漏电极，并在两个欧姆接触区之间利用干法刻蚀或者湿法腐蚀的方法去除高掺杂GaAs层以形成一个宽槽； 3)在两个欧姆接触电极之间的表面淀积五层介质层，淀积方法包括等离子体增强化学汽相淀积、电子束蒸发； 4)利用干法刻蚀或湿法腐蚀形成介质窗口及空洞，通过调整刻蚀程序或五层介质的厚度比例得到需要尺寸的介质空洞； 5)以介质窗口为掩膜，利用湿法腐蚀或者干法刻蚀窗口处的低掺杂GaAs层，形成细槽； 6)可选择电子束蒸发栅电极金属； 7)在化合物半导体外延层上形成两个欧姆接触区分别作为晶体管的源电极和漏电极。所述的缓冲层采用AlGaAs，沟道层是生长InGaAs，势皇层是生长AlGaAs，势皇层上生长低掺杂GaAs层和高掺杂GaAs层。所述的5层介质层，最外两层为致密介质层，最中间为疏松介质层，其余两层为最致密介质层，介质材料包括SiNx、S1x和S1Nx等材料，各层厚度根据设计需要而定。所述5层介质层，自上而下开有介质窗口，其中中间疏松介质层上形成真空空洞。5层介质层中各介质层的厚度根据实际需求所定。所述细槽位于宽槽内，且处于介质窗口下方。形成的介质空洞位于栅电极金属下方，栅剥离后生长介质钝化。<当前第1页1 2 本文档来自技高网...

【技术保护点】
一种真空空洞栅结构赝配高电子迁移率晶体管制作方法，其特征是该方法包括以下工艺步骤：1）在衬底上采用MBE的方法依次形成缓冲层、沟道层、势垒层、低掺杂GaAs层和高掺杂GaAs层；2）在高掺杂GaAs层上形成两个欧姆接触区分别作为赝配高电子迁移率晶体管的源电极和漏电极，并在两个欧姆接触区之间利用干法刻蚀或者湿法腐蚀的方法去除高掺杂GaAs层以形成一个宽槽；3）在两个欧姆接触电极之间的表面淀积五层介质层，淀积方法包括等离子体增强化学汽相淀积、电子束蒸发；4）利用干法刻蚀或湿法腐蚀形成介质窗口及空洞，通过调整刻蚀程序或五层介质的厚度比例得到需要尺寸的介质空洞；5）以介质窗口为掩膜，利用湿法腐蚀或者干法刻蚀窗口处的低掺杂GaAs层，形成细槽；6）可选择电子束蒸发栅电极金属；7）在化合物半导体外延层上形成两个欧姆接触区分别作为晶体管的源电极和漏电极。

【技术特征摘要】

【专利技术属性】
技术研发人员：马飞，章军云，高建峰，
申请(专利权)人：中国电子科技集团公司第五十五研究所，
类型：发明
国别省市：江苏;32