半导体结构及其制造方法技术

本发明专利技术一实施例中，提供一种半导体结构金属栅极堆叠的制造方法，该方法包括：形成一第一伪栅极与一第二伪栅极于一基板上；移除该第一伪栅极的一多晶硅层，以形成一第一栅极沟槽；形成一第一金属层与一第一铝层于该第一栅极沟槽中；对该基板实施一化学机械研磨(CMP)工艺；使用一含氮与含氧气体，对该第一铝层实施一回火工艺，以形成一界面层于该第一铝层上，该界面层含铝、氮与氧；移除该第二伪栅极的一多晶硅层，以形成一第二栅极沟槽；以及形成一第二金属层与一第二铝层于该第二栅极沟槽中，该第二铝层形成于该第二金属层上。本发明专利技术的优点包括：可避免p型场效晶体管(pFET)的门槛电压漂移；可降低半导体结构的RC延迟，改善电路效能。

【技术实现步骤摘要】

本专利技术涉及一种半导体结构，特别涉及一种具有新颖金属栅极堆叠结构的半导体 结构及其制造方法。
技术介绍
当一例如一金属氧化物半导体场效晶体管(MOSFET)的半导体元件借由不同技术 微缩时，高介电常数介电材料与金属适合用来形成一栅极堆叠。然而，于形成η型金属氧化 物半导体(nMOS)晶体管与ρ型金属氧化物半导体(pMOS)晶体管金属栅极堆叠的方法中， 当整合工艺与材料时，会产生不同问题。例如当一 P型金属氧化物半导体(PMOS)晶体管的 P型金属栅极暴露于一移除多晶硅以形成一 η型金属栅极的工艺时，填入ρ型金属栅电极的 铝层与P金属层会损坏、凹陷或因移除η型金属氧化物半导体(nMOS)晶体管区域多晶硅的 蚀刻工艺而被移除。此外，η型金属层会沉积于凹陷的ρ型金属栅极中，导致ρ型金属栅极 的电阻增加，降低元件效能，例如P型金属氧化物半导体(PMOS)金属栅极工作函数的变化 以及P型金属氧化物半导体(PMOS)晶体管的门槛电压漂移。因此，亟须开发一可解决上述 问题的工艺方法。
技术实现思路
为了解决现有技术中存在的上述问题，本专利技术提供一种半导体元件金属栅极堆叠 的制造方法，包括形成一第本文档来自技高网...

【技术保护点】
１．一种半导体结构的制造方法，包括：形成一第一伪栅极与一第二伪栅极于一半导体基板上，每一第一与第二伪栅极包括一介电材料层与一多晶硅层，形成于该介电材料层上；移除该第一伪栅极的该多晶硅层，以形成一第一栅极沟槽；形成一第一金属栅电极于该第一栅极沟槽中，该第一金属栅电极包括一第一金属层与一第一铝层，该第一金属层具有一第一工作函数，该第一铝层形成于该第一金属层上；对该半导体基板实施一化学机械研磨工艺；对该第一金属栅电极的该第一铝层实施一回火工艺，该回火工艺包括一含氮与含氧气体，其回火时间低于６０秒；实施一蚀刻工艺，以移除该第二伪栅极的该多晶硅层，以形成一第二栅极沟槽；以及形成一第二金属栅电极于该第二栅...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：黄国彬，李思毅，陈嘉仁，杨棋铭，陈其贤，林进祥，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71