半导体芯片内置配线基板及其制造方法技术

提供一种能够在提高半导体芯片的连接可靠性的同时能够使制造工序简单化并缩短制造时间的半导体芯片内置配线基板的制造方法。具体而言，在层叠工序中，将在电极(51a)上设有由Au构成的柱形凸点的半导体芯片(50)和形成有焊盘(31)的热硬化树脂薄膜(21b)经由热塑性树脂薄膜(22b)而在柱形凸点(52a)与焊盘(31)相对置的方向上配置。此外，在加压加热工序中，将焊盘(31)与柱形凸点(52a)、以及电极(51a)与柱形凸点(52a)通过固相扩散接合来接合，从而形成构成焊盘(31)的Cu与构成柱形凸点(52a)的Au的合金层、即CuAu合金层(522)，并且将电极(51a)的Al都AuAl合金化而成为不含有Al的AuAl合金层(521)。

【技术实现步骤摘要】

本专利技术涉及在含有热塑性树脂的绝缘基材上形成有配线部、内置有半导体芯片的。
技术介绍
以往，作为在含有热塑性树脂的绝缘基材上形成有配线部、内置有电子部件的部件内置基板的制造方法，已知有例如专利文献1中所记载的方法。在该制造方法中，将多张树脂薄膜层叠以内置电子部件，从而形成层叠体，该多张树脂薄膜包括在表面上形成有导体图案的树脂薄膜、在通孔内填充有导电性糊的树脂薄膜。并且，通过对层叠体一边从上下加压一边加热，使树脂薄膜中含有的热塑性树脂软化，由此，使树脂薄膜相互粘接而一起一体化，并且将电子部件封固。此外，将填充在通孔内的导电糊烧结而形成层间连接部(导电性组成物)，将电子部件的电极与对应的焊盘(〃 ,K)(导体图案)电连接、或将导体图案彼此电连接。由此，能够将内置有电子部件的多层基板通过加压、加热一起形成，能够使制造工艺简单化。然而，在集成了元件的半导体芯片(IC芯片)中，由于元件的高集成化、高速化、半导体芯片(内置有该半导体芯片的基板)的体积的增大抑制等，电极的间隔变得越来越窄 (所谓窄间距)。因此，在作为内置的电子部件而采用半导体芯片(裸芯片)、不进行再配线地进行倒装片安装的情况下本文档来自技高网...

【技术保护点】
１．一种半导体芯片内置配线基板的制造方法，该半导体芯片内置配线基板内置有半导体芯片，该半导体芯片在一个面上具有含有Ａｌ类材料的第１电极，其特征在于，具备以下工序：层叠工序，将包括在表面上形成有由Ｃｕ构成的导体图案的树脂薄膜和在通孔内填充有导电性糊的树脂薄膜的多张树脂薄膜层叠而成为层叠体，以使含有热塑性树脂的热塑性树脂薄膜至少隔１张地配置并邻接于半导体芯片的电极形成面及该电极形成面的背面；以及加压加热工序，通过将上述层叠体一边加热一边从层叠方向上下进行加压，使上述热塑性树脂软化而将多张上述树脂薄膜一起一体化并且将上述半导体芯片封固，将上述导电性糊中的导电性粒子作为烧结体，形成具有该烧结体和上述导...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：近藤宏司，多田和夫，大谷祐司，铃木俊夫，原田嘉治，
申请(专利权)人：株式会社电装，
类型：发明
国别省市：JP