温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

提供一种能够在提高半导体芯片的连接可靠性的同时能够使制造工序简单化并缩短制造时间的半导体芯片内置配线基板的制造方法。具体而言，在层叠工序中，将在电极(51a)上设有由Au构成的柱形凸点的半导体芯片(50)和形成有焊盘(31)的热硬化树脂薄膜...
该专利属于株式会社电装所有，仅供学习研究参考，未经过株式会社电装授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。