装置与半导体元件的形成方法制造方法及图纸

本发明专利技术提供一种装置，包括半导体元件，且半导体元件包括：半导体基板，有沟道区；高介电常数的介电层，位于至少部分沟道区上；栅极，位于至少分沟道区上与介电层上，其中栅极实质上为金属；以及栅极接点，接合栅极位于沟道区上。本发明专利技术也提供一种形成半导体元件的方法，包括：提供具有道区的半导体基板；形成高介电常数的介电层于至少部分沟道区上；形成栅于介电层上与至少部分沟道区上，且栅极实质上为金属；以及形成栅极接点沟道区上并接合栅极。本发明专利技术中，栅极结构不需要额外层，可降低有效栅电阻。

【技术实现步骤摘要】

本专利技术涉及半导体元件，更特别涉及其栅极接点、源极接点、及/或漏极接点的相对位置。
技术介绍
半导体集成电路产业已快速成长一段时日。随着IC材料与设计的进步，每一代的 IC均比前一代的IC更小更复杂。工艺尺寸缩小有益于提高工艺效率及相关成本。然而上述进步也会增加集成电路工艺及生产的复杂性，集成电路工艺也需要同样的进展以实现新世代的IC。在集成电路进步的过程中，其功能密度(每单位面积的芯片具有的内连线元件数目)越来越大，而其尺寸(工艺所能形成的最小元件或连线)则越来越小。上述尺寸缩减也会造成高功率消耗，这可通过采用低功率消耗的元件如互补式金属氧化物半导体(CMOS) 元件来改善。在这股尺寸缩小的趋势中，有多种材料被采用为CMOS元件的栅极或栅极介电层， 其中一种组合为金属栅极搭配高介电常数的栅极介电层。然而高介电常数金属栅极(HKMG) 元件的栅极结构通常需要额外层。举例来说，为了调整金属栅极的功函数，需要额外的功函数层。此外，阻挡层(或盖层)常用以辅助HKMG的工艺。虽然这些方法已达成部分目的， 但未达成所有的目的。举例来说，HKMG栅极堆叠的额外层会增加其有效电阻值。特别是模拟本文档来自技高网...

【技术保护点】
１．一种装置，包括一半导体元件，且该半导体元件包括：一半导体基板，具有一沟道区；一高介电常数的介电层，位于至少部分该沟道区上；一栅极，位于至少部分该沟道区上与该介电层上，其中该栅极实质上为金属；以及一栅极接点，接合该栅极并位于该沟道区上。

【技术特征摘要】
2010.03.10 US 12/721,1591.一种装置，包括一半导体元件，且该半导体元件包括 一半导体基板，具有一沟道区；一高介电常数的介电层，位于至少部分该沟道区上；一栅极，位于至少部分该沟道区上与该介电层上，其中该栅极实质上为金属；以及一栅极接点，接合该栅极并位于该沟道区上。2.如权利要求1所述的装置，其中该半导体元件还包括多个其他分开的栅极接点，接合该栅极并位于该沟道区上。3.如权利要求2所述的装置，其中该半导体装置包括一源极区与一漏极区于该半导体基板中，且分别位于该沟道区两侧，其中该源极区与该漏极区沿着一第一方向水平相隔；其中该栅极在该沟道区上沿着一第二方向延伸，且该第一方向与该第二方向大抵垂直；其中该半导体元件包括多个分开的源极接点接合该源极区，与多个分开的漏极接点接合该漏极区，其中每一源极接点均在第二方向大抵各自对准所述多个漏极接点之一；以及其中该栅极接点在第二方向与所述多个源极接点及所述多个漏极接点交错。4.如权利要求3所述的装置，其中该栅极接点的俯视图近似于矩形，且该矩形的长边平行该第二方向。5.如权利要求1所述的装置，其中所述半导体元件是一模拟元件。6.一种装置，包括一集成电路，且该集成电路包括一半导体基板，具有一绝缘区及分开的第一沟道区与第二沟道区； 一高介电常数的介电层，位于至少部分该第一沟道区上； 一第二介电层，位于至少部分该第二沟道区上与至少部分该绝缘区上； 一第一栅极，位于至少部分该第一沟道区上的该第一介电层上，其中该第一栅极实质上为金属；一第二栅极，位于该第二介电层上，该第二栅极的第一部分位于该第二沟道区上，且该第二栅极的第二部分位于该绝缘区上；一第一栅极接点，于该第一沟道区上接合该第一栅极；以及一第二栅极接点，于该绝缘区上接合该第二栅极，且第二沟道区上不含第二栅极的接合7.如权利...

【专利技术属性】
技术研发人员：庄学理，张立伟，周汉源，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71