一种应变动态随机存储器存储单元结构及制作方法，涉及半导体材料中应变增强晶体管结构及制作方法，特别是DRAM存储单元的结构及制作方法。本发明专利技术提供的DRAM存储单元包含有开关MOS晶体管9和单元电容10，其特征在于在单元电容10所在区域引入应变氮化硅盖帽层8，以减小单元电容下极板4和上极板7半导体材料的禁带宽度，增大其电荷密度，减小单元电容两极板间的等效间距，从而增大单元电容的电容值；在保证电容值一定的条件下，存储单元的占用面积减小，增大DRAM存储容量，并提升其存取信息的准确度。
【技术实现步骤摘要】
本专利技术涉及半导体材料中应变增强晶体管结构及制作方法，特别是DRAM基本单元的结构及制作方法。
技术介绍
动态随机存储器(Dynamic Random Access Memory,以下简称DRAM)是一类易失存储器，在计算机中用来存储数据的模块，其读写数据的精度和速度非常重要。DRAM由于其高集成度，一直以来都是最先进技术首先应用的产品，如手机，个人计算装置，个人声音系统等。除尺寸的连续减小和便携性增加外，还要求装置具有越来越多的计算功能和大的存储容量，然而，由于该类便携装置多为电池供电，要求系统的功耗尽可能小以增加待机时间。 为适应电子装置日益轻、小、薄的要求，DRAM存储单元已经变得更加高度集成。即在有限的空间内集成尽可能多的DRAM存储单元，且功耗也相对越来越小。然而，高度集成的DRAM存储单元的技术面临几个极限。传统的DRAM单元电容器(见图1. a)包括上极板A’和下极板B’和电容器绝缘介质层C’。该上极板A’和下极板B’共享重叠区域，且电容器绝缘介质层设置在该上下极板之间。电容器的电容值大小与重叠区域的面积呈正比，与极板间的有效间距成反比。DRAM 的信息存储精度的另一个限制因素是漏电，因为电容器和开关晶体管都存在一定的漏电， 因此存储单元在其电容器两极板间电势差降到一定程度之前需要定期的刷新，以保证存储信息的准确性。如果漏电过大，则会限制存取的速度和功耗。因此如何提升DRAM单元电容器的电容值和减小漏电成为DRAM的关键技术之一。图1. b给出了现行DRAM存储单元基本单元结构电路图，通过对单元电容Crell充放电将需存储的信号Vsignal存储于单元电容Crell之中，当字线电平Vi为高时，开关管S导通， 信号可通过开关S，经由位线读出，位线电压V皿就是读出的存储信号。由于位线存在负载电容CbJ也叫寄生电容)，所以I < Vsignal。存入和读出信号电压关系为Vbl = Ccell/ (Ccell+CBL) X Vsignal其中V皿为位线读取电压，Vsignal为存入信号时的存储电压，Ccell为存储单元电容， Cm为负载电容；可见，提升单元电容值Crell可减少存储信号的损耗，从而减小数据出错的几率，增大数据刷新的周期。理想的单元电容可用式C。ell = AX ε/d来描述，其中A为单元电容平板的面积， ε为绝缘介质层的介电常数，d为绝缘介质层的厚度。因此，目前提升电容有以下几种方法1)减薄绝缘介质层厚度d，但由于量子效应等的限制，绝缘介质层减薄有一定的限制。 当绝缘介质层过薄，栅漏电流增加，不仅增加存储器功耗，而且会导致存储的信息错误。2) 采用高电介电常数(简称高k)栅介质，提升ε，但由于与传统DRAM工艺的不兼容等的限制，制造成本较高，而且由于界面特性不如传统的硅、二氧化硅的界面好，所以该技术尚未成熟。3)增加单元电容面积A，这会影响DRAM的集成度，虽然中国专利国(公开号CN 101142671A)公开的嵌入式DRAM能够在不增大占用芯片面积的情况下增大电容值，美国专利2004/01599909 Al公开的通过改善工艺来提升单位电容值，但都需要大大的增加工艺复杂度，增加制造成本。因此如何能在不改变现有工艺的情况下，又不增加太多成本时增大单元电容成为一个重要的课题。
技术实现思路
本专利技术的目的是在不改变现有工艺的情况下，能与现有制作DRAM存储单元工艺兼容，又不增加太多产品制造成本，制作出来的DRAM器件能减小电荷存储区材料的禁带宽度，增大电荷存储区的电荷密度，减小单元电容的等效绝缘介质间距，从而增大单元电容值，并可在保证电容值一定的条件下，减小存储单元占用面积，增大DRAM的存储容量。为了实现上述目的，本专利技术的思想和理论基础如下。目前应变硅技术已经比较成熟，很多大型半导体公司都已在进行量产，应变技术的好处是在保证提升性能的前提下还能保证工艺的兼容，使得成本的增加很小。如图2，引入应变可使硅(Si)或者多晶硅(PolyEgSi)的禁带宽度减小，由本征载流子浓度M=(TVcJVf)2/i (其中ni为本征载流子浓度，Ne, Nv分别为导带和价带有效状态密度，Eg为材料禁带宽度，k为波尔兹曼常数，T为热力学温度)可知，当禁带宽度减小后，本证载流子浓度会以指数形式增加，从而在相同的掺杂情况下，反型层载流子浓Ns会大大的增加，根据德拜长度公式LD—e = [ψ-]'(其中Lllebye为德拜长度，ε为材料的介电常数，q为单位电荷量，Ns为反型层载流子浓度)，从而减小德拜长度。前面提到的单元电容公式中的绝缘介质层厚度d，实际上包括绝缘介质层厚度Cltl 和反型层的德拜长度Lltebye。因此，通过在存储电荷区通过全局应变或局部应变引入应变，增加表面反型层电荷的浓度，降低德拜长度Lltebye,从而减小绝缘介质层厚度d = d0+LDebye,增加单元电容Crell = A ε /d。本专利技术提供的DRAM器件，在制作DRAM存储单元时，采用了应变技术，即在有限单元电容下极板区4和上极板区7中通过引入应变，以增加DRAM存储单元单位面积的电容值，减小漏电流，实现上述专利技术目的。所以本专利技术提供的应变动态随机存储器(DRAM)存储单元包含有半导体衬底11， 浅槽隔离区5，由开关MOS管的源2、M0S开关管的漏3、开关MOS管的栅介质层15和栅6组成的开关MOS管9和由存储单元电容下极板4、存储单元的上极板7和绝缘栅介质层16组成的单元电容10，其特征是在制作单元电容10时，在单元电容10所在区域引入应力技术， 即在单元电容的上极板7和下极板4中引入应力，改变上极板7半导体材料和下极板4半导体材料的禁带宽度，使上极板7和下极板4中的电荷浓度增大，减小单元电容两极板间的等效间距d，使单元电容的电容值增大，以增大DRAM的存储容量，并提升其存取信息的准确度.附图说明图1. a是DRAM基本单元电容Crell结构示意图；图l.b是DRAM基本单元结构电路图；图2是本专利技术实施例的剖面4图3到图7是本实施列中应变DRAM基本单元制作流程图；图8是应变与非应变情况下MOS电容沟道区电荷浓度的变化；图9是应变MOS电容与非应变MOS电容的仿真结果。下表是附图中所注序号含义的说明。本文档来自技高网...
【技术保护点】
１．一种应变动态随机存储器存储单元，包含由半导体衬底（１１），浅槽隔离区（５），由开关ＭＯＳ管的源（２）、开关ＭＯＳ管的漏（３）、开关ＭＯＳ管的栅介质层（１５）和栅（６）组成的开关ＭＯＳ管（９）和由存储单元电容的下极板（４）、存储单元电容的上极板（７）和绝缘介质层（１６）组成的单元电容（１０），其特征是在制作单元电容（１０）的过程中，在单元电容（１０）的下极板（４）和上极板（７）中引入应变技术，在单元电容（１０）所在区域引入了应力。
【技术特征摘要】
1.一种应变动态随机存储器存储单元，包含由半导体衬底(11)，浅槽隔离区(5)，由开关MOS管的源O)、开关MOS管的漏(3)、开关MOS管的栅介质层(15)和栅(6)组成的开关 MOS管(9)和由存储单元电容的下极板G)、存储单元电容的上极板(7)和绝缘介质层(16) 组成的单元电容(10)，其特征是在制作单元电容(10)的过程中，在单元电容(10)的下极板 (4)和上极板(7)中引入应变技术，在单元电容(10)所在区域引入了应力。2.制作权利要求1应变动态随机存储器存储单元的方法，其特征是在制作过程中与常规的动态随机存储器存储单元相比，仅在单元电容部分采用应变技术，在本实施例中采用了应变硅技术，其制作步骤如下步骤1.衬底制备制作P型硅衬...
【专利技术属性】
技术研发人员：王向展，于奇，宁宁，秦桂霞，曾庆平，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：90
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。