一种半导体封装件制造技术

本实用新型专利技术公开了一种半导体封装件，包括带多个引脚的引线框架和至少一块半导体芯片，半导体芯片用导电粘胶固定在引线框架上，引线框架与半导体芯片之间连接有镀钯键合铜丝，引线框架、镀钯键合铜丝和半导体芯片用密封体密封。本实用新型专利技术的目的是提供一种键合铜丝不容易被氧化、可在保护气芬下进行键合、提高接口结合强度和稳定的可靠性的半导体封装件。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

一种半导体封装件本技术涉及一种半导体封装件，特别涉及到半导体芯片与引线框架或半导 体芯片与半导体芯片之间通过一种表面包覆纯钯层或钯合金层的键合铜丝或键合铜合金 丝连接的半导体封装件。半导体封装中的引线键合，就是用非常细小的线把芯片上焊盘和引线框架(或 者基板)连接起来。铜引线键合作为一种可行的、经济的解决方案，已应用在半导体封 装中。由于铜引线键合是集成到现有的金引线键合工艺(主要是焊层材料)及封装设备 上，所以，目前铜引线键合所占的引线键合比例依然很少，主要是因为铜引线键合面临着一些难点(1)键合铜丝容易被氧化；(2)键合接口结合力不够强壮，可靠性不稳定。电子结构和原子尺寸决定着化学性能，键合铜丝容易被氧化。在金引线键合工 艺中，芯片焊盘由镀金或镀铝、引线框架(或基板)焊层由镀银层构成，金、银原子容易 扩散、再结晶，接口结合力强壮。而铜与银焊接，接口结合力较弱，可靠性不稳定，是 业界一直致力解决的难题。随着工业逐步向绿色封装转移，NiPdAu预镀引线框架正逐渐获得应用，除了不 用担心锡须生长问题的好处之外，NiPdAu引线框架取消了后镀工艺，有助于缩短生产周 期。把铜线和NiPdAu引线框架结合起来，将会在电阻、成本节约和周期时间方面有显著 改善。然而，在NiPdAu框架上的铜线键合和在镀银的框架上的铜线键合之间存在显著不 同，需要不同的结合条件，提高接口结合力。本技术的目的是克服现有技术的不足，提供一种键合铜丝不容易被氧化、 可在保护气芬下进行键合、提高接口结合强度和稳定的可靠性的半导体封装件。为了解决上述存在的问题，本技术采用了下列技术方案一种半导体封装件，包括带多个引脚的引线框架1和至少一块半导体芯片2，半 导体芯片2用导电粘胶4固定在引线框架1上，引线框架1和半导体芯片2用密封体6密 封，引线框架1与半导体芯片2之间连接有镀钯键合铜丝5。如上所述一种通过半导体封装件，其特征在于半导体芯片2为两块或两块以 上，半导体芯片2之间通过镀钯键合铜丝5连接。如上所述一种半导体封装件，其特征在于所述镀钯键合铜丝5包括铜芯线51或 铜合金芯线52，在铜芯线51或铜合金芯线52的表面直接镀有钯层53，钯层53是通过电 镀或化学镀工艺沉积在铜芯线51或铜合金芯线52表面上形成的。如上所述的一种半导体封装件，其特征在于，钯层52为纯钯，化学质量成份占 99.99%。如上所述一种半导体封装件，其特征在于，镀钯键合铜丝5直径范围为 0.010mm-0.075mm,钯层 52 厚度为 0.1_0.4um。如上所述一种半导体封装件，其特征在于所述镀钯键合铜丝5包括铜芯线51或 铜合金芯线52，在铜芯线51或铜合金芯线52的表面直接镀有钯合金层54。如上所述的一种半导体封装件，其特征在于所述钯合金层54是通过电镀或化学 镀工艺沉积在铜芯线51或铜合金芯线52表面上形成的。如上所述一种半导体封装件，其特征在于，镀钯键合铜丝5直径范围为 0.010mm-0.075mm，钯合金层 54 厚度为 0.1_0.4um。本技术的有益效果是由于本技术的半导体芯片与引线框架或半导体 芯片与半导体芯片之间通过一种表面包覆纯钯层或钯合金层的键合铜丝连接，这样解决 键合铜丝被氧化问题，可在保护气芬下进行键合，提高接口结合强度和稳定的可靠性。 镀钯键合铜丝能通过不多的成本增加来获得额外的连接能力提升，提高封装性能和实现 高密度封装。以下结合附图对本技术作进一步详细的描述。附图说明图1为本技术主剖示意图；图2为镀钯键合铜丝实施方式之一；图3为镀钯键合铜丝实施方式之二 ；图4为镀钯键合铜丝实施方式之三；图5为镀钯键合铜丝实施方式之四。如图1所示，一种半导体封装件，包括带多个引脚的引线框架1，在引线框架1 上通过导电胶4粘接有至少一块半导体芯片2 ；引线框架1和半导体芯片2用密封体6密 封，在引线框架1与半导体芯片2之间连接有镀钯键合铜丝5。本技术中，镀钯键合铜丝5有多种实施方式。第一种，如图2所示，镀钯键合铜丝5由铜芯线51和包覆于铜芯线51表面的钯 层53 (钯层53化学质量成份99.99% )组成。第二种，如图3所示，镀钯键合铜丝5由铜合金芯线52和包覆于铜合金芯线52 表面的钯层53(钯层53化学质量成份99.99% )组成。第三种，如图4所示，镀钯键合铜丝5由铜芯线51和包覆于铜芯线51表面的钯 合金层54组成。第四种，如图5所示，镀钯键合铜丝5由铜合金芯线52和包覆于铜合金芯线52 表面的钯合金层54组成。在半导体芯片2为两块或以上时，半导体芯片2之间也通过镀钯键合铜丝5连接。表面包覆钯层或钯合金层是一种附加的方法，只需将钯层或钯合金层应用到这 些已经认证过的、现有的键合铜丝上。包覆有钯层或钯合金层的铜芯线或铜合金芯线，经拉丝机拉成键合工艺要求 的线径，拉丝后镀钯键合铜丝直径范围为0.010mm-0.075mm，钯层或钯合金层厚度 0.1-0.4um。表面包覆钯层或钯合金层是通过电镀或化学镀工艺将钯沉积在铜芯线或铜合金 芯线表面。权利要求1.一种半导体封装件，包括带多个引脚的引线框架(1)和至少一块半导体芯片(2)， 半导体芯片(2)用导电粘胶(4)固定在引线框架(1)上，引线框架(1)和半导体芯片(2) 用密封体(6)密封，其特征在于在引线框架(1)与半导体芯片(2)之间连接有镀钯键合铜 丝(5)。2.根据权利要求1所述一种通过半导体封装件，其特征在于所述半导体芯片(2)为两 块或两块以上，半导体芯片(2)之间通过镀钯键合铜丝(5)连接。3.根据权利要求1或2所述一种半导体封装件，其特征在于所述镀钯键合铜丝(5)包 括铜芯线(51)或铜合金芯线(52)，在铜芯线(51)或铜合金芯线(52)的表面直接镀有钯 层(53)，钯层(53)是通过电镀或化学镀工艺沉积在铜芯线(51)或铜合金芯线(52)表面 上形成的。4.根据权利要求3所述一种半导体封装件，其特征在于，镀钯键合铜丝(5)直径范围 为 0.010mm-0.075mm，钯层(53)厚度为 0.1_0.4um。5.根据权利要求1或2所述一种半导体封装件，其特征在于所述镀钯键合铜丝(5)包 括铜芯线(51)或铜合金芯线(52)，在铜芯线(51)或铜合金芯线(52)的表面直接镀有钯 合金层(54)。6.根据权利要求5所述的一种半导体封装件，其特征在于所述钯合金层(54)是通过 电镀或化学镀工艺沉积在铜芯线(51)或铜合金芯线(52)表面上形成的。7.根据权利要求5所述一种半导体封装件，其特征在于，镀钯键合铜丝(5)直径范围 为 0.010mm-0.075mm，钯合金层(54)厚度为 0.1_0.4um。专利摘要本技术公开了一种半导体封装件，包括带多个引脚的引线框架和至少一块半导体芯片，半导体芯片用导电粘胶固定在引线框架上，引线框架与半导体芯片之间连接有镀钯键合铜丝，引线框架、镀钯键合铜丝和半导体芯片用密封体密封。本技术的目的是提供一种键合铜丝不容易被氧化、可在保护气芬下进行键合、提高接口结合强度和稳定的可靠性的半导体封装件。文档编号H01L25/00GK201796880SQ201020159208公开日2011年4月13日 申本文档来自技高网...

【技术保护点】
一种半导体封装件，包括带多个引脚的引线框架（１）和至少一块半导体芯片（２），半导体芯片（２）用导电粘胶（４）固定在引线框架（１）上，引线框架（１）和半导体芯片（２）用密封体（６）密封，其特征在于在引线框架（１）与半导体芯片（２）之间连接有镀钯键合铜丝（５）。

【技术特征摘要】

【专利技术属性】
技术研发人员：袁毅，
申请(专利权)人：袁毅，
类型：实用新型
国别省市：44