一种体接触器件结构及其制造方法技术

一种体接触器件结构及其制造方法，本发明专利技术是在形成伪栅堆叠后，去除伪栅堆叠的一端以形成开口，伪栅堆叠未去除部分为体引出堆叠，体引出堆叠的体引出层直接和衬底接触；而后在开口内形成替代栅堆叠；而后在体引出堆叠中的体引出层上形成体接触。本发明专利技术所述方法形成的体接触器件结构有效减小了寄生效应和器件面积，提高了器件结构的性能。

Body contact device structure and manufacturing method thereof

A contacting device structure and manufacturing method thereof, the invention is in the form of pseudo gate stack, is to remove the pseudo gate stack to form an opening, a pseudo gate stack without removing part of body leads to the stack, the stack body leads to lead body layer directly in contact with the substrate; then in the opening to form a gate stack and replacement; in the body leads to the stack body lead layer is formed on the body contact. The structure of the body contact device formed by the method of the invention effectively reduces parasitic effect and device area, and improves the performance of the device structure.

【技术实现步骤摘要】

本专利技术通常涉及半导体器件及其制造方法，具体来说，涉及一种基于栅极替代工 艺的体接触器件结构及其制造方法。
技术介绍
对于MOSFET器件来说，体接触对其电学特性影响是一个非常重要的特征。首先， 它可以减小由浮体效应导致的转换速度的不确定性，再者，可以方便从外部连接到诸如混 频器(Mixer)和压控振荡器(VCO，VoltageControlled Oscillator)等电路设计的体。目 前在绝缘硅(SOI)技术中常用的体接触结构主要是T型栅和H型栅结构，但这两种结构都 需要形成有源区的体接触区(701)和其上的体接触(702)，并需要隔栅(703)来隔离体接触 区(701)和源漏区(704)，如图7所示的T型栅结构为例，这样的结构增加了器件的面积，并 导致多余的寄生效应，比如寄生栅体电容(parasitic gate-body capacitor)、寄生体接触 电阻(parasitic body resistor)等，如图8所示，寄生栅体电容(720)指隔栅(703)与本 征体(700)之间的寄生电容，寄生体接触电阻(730)指体接触(702)与本征体(700)之间 的寄生电本文档来自技高网...

【技术保护点】
１．一种制造体接触器件结构的方法，所述方法包括：Ａ．提供半导体衬底，所述半导体衬底内有隔离区；Ｂ．在所述半导体衬底和隔离区上形成伪栅堆叠，以及在所述伪栅堆叠侧壁形成侧墙，以及在所述半导体衬底内形成源极区和漏极区，并覆盖所述源极区、漏极区以及隔离区形成绝缘介电层；Ｃ．将伪栅堆叠一端去除，暴露衬底和隔离区以形成开口，其中伪栅堆叠未去除部分为体引出堆叠，所述体引出堆叠包括体引出层，所述体引出层直接和衬底接触；Ｄ．在所述开口内形成替代栅堆叠，所述替代栅堆叠包括栅介质层和栅电极；Ｅ．在所述源极区和漏极区上形成源漏接触，在所述体引出堆叠中的体引出层上形成体接触以及在替代栅堆叠的栅电极上形成栅极接触。

【技术特征摘要】

【专利技术属性】
技术研发人员：梁擎擎，钟汇才，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：11[中国|北京]