具有互连结构的鳍式场效应晶体管(FINFET)器件结构制造技术

本发明专利技术提供了具有互连结构的鳍式场效应晶体管(FINFET)器件结构。提供了半导体器件结构。半导体器件结构包括形成在衬底上方的第一金属层和形成在第一金属层上方的互连结构。互连结构包括上部、中间部和下部，在上部和下部之间连接中间部。上部和下部均具有恒定的宽度，并且中间部具有从上部至下部逐渐减小的锥形宽度。

Fin field effect transistor (FINFET) device structure with interconnect structure

The invention provides a fin type field effect transistor (FINFET) device structure with interconnection structure. Semiconductor device structure. A semiconductor device structure includes a first metal layer formed over a substrate and an interconnect structure formed over the first metal layer. The interconnection structure comprises an upper part, a middle part and a lower part, wherein the middle part is connected between the upper part and the lower part. The upper and lower parts have a constant width, and the middle portion has a tapered width from top to bottom.

【技术实现步骤摘要】
相关申请的交叉引用本申请要求于2015年6月15日提交的美国临时专利申请第62/175,849号名称为“Fin field effect transistor(FinFET)device structure with interconnect structure”的优先权，将其全部内容并入本申请作为参考。本申请与年月日提交的标题为“Fin field effect transistor(FinFET)device structure with interconnect structure”的美国专利申请第--号的共同未决的共同受让的美国专利申请有关，其全部内容结合于此作为参考。(申请人案号为No.P20150390US01)
本专利技术涉及具有互连结构的鳍式场效应晶体管(FINFET)器件结构。
技术介绍
半导体器件用于各种电子应用中，诸如个人计算机、手机、数码相机和其他电子设备。通常通过以下步骤来制造半导体器件：在半导体衬底上方相继沉积绝缘或介电层、导电层和半导体材料层；以及使用光刻来图案化各个材料层，以在各个材料层上形成电路组件和元件。在单个半导体晶圆上通常制造许多集成电路，并且通过沿着划线在集成电路之间锯切来分割晶圆上的单独的管芯。通常，以例如多芯片模式或以其他封装类型来单独地封装单独的管芯。在半导体器件的制造中，为了增大器件密度而连续不断地减小半导体器件的尺寸。因此，提供了多层互连结构。互连结构可以包括一个或多个导线和通孔层。尽管目前互连结构和制造互连结构的方法普遍足够用于它们的预期目的，但它们并非在所有方面令人满意。
技术实现思路
为解决现有技术中存在的问题，根据本专利技术的一个方面，提供了一种半导体器件结构，包括：第一金属层，形成在衬底上方；以及互连结构，形成在所述第一金属层上方，其中，所述互连结构包括上部、中间部和下部，在所述上部和所述下部之间连接所述中间部，所述上部和所述下部均具有恒定的宽度，并且所述中间部具有从所述上部至所述下部逐渐减小的锥形宽度。根据本专利技术的一个实施例，所述互连结构的所述上部具有第一宽度，并且所述下部具有第三宽度，所述锥形宽度小于所述第一宽度并大于所述第三宽度。根据本专利技术的一个实施例，还包括：介电层，形成在所述第一金属层上方，其中，所述互连结构形成在所述介电层中。根据本专利技术的一个实施例，所述互连结构包括粘合层和第二金属层，其中，所述粘合层形成在所述第二金属层和所述介电层之间。根据本专利技术的一个实施例，所述第二金属层的一部分与所述介电层直接接触。根据本专利技术的一个实施例，所述粘合层是不连续的层并且包括第一部分和形成在所述第一部分下方的第二部分。根据本专利技术的一个实施例，所述第二部分具有斜顶面。根据本专利技术的一个实施例，所述粘合层的所述第一部分具有延伸的底面，所述延伸的底面大于所述第一部分的顶面。根据本专利技术的一个实施例，还包括：蚀刻停止层，形成在所述第一金属层上，其中，所述互连结构通过所述蚀刻停止层电连接至所述第一金属层，所述互连结构的一部分被所述蚀刻停止层包围。根据本专利技术的另一方面，提供了一种半导体器件结构，包括：第一金属层，形成在衬底上方；介电层，形成在所述第一金属层上方；粘合层，形成在所述介电层中和所述第一金属层上方，其中，所述粘合层是不连续的层；以及第二金属层，形成在所述介电层中，其中，所述粘合层形成在所述第二金属层和所述介电层之间，其中，所述第二金属层包括通孔部分和位于所述通孔部分上方的沟槽部分，并且所述沟槽部分宽于所述通孔部分。根据本专利技术的一个实施例，所述粘合层包括第一部分和第二部分，所述第一部分内衬于所述沟槽部分，并且所述第二部分内衬于所述通孔部分。根据本专利技术的一个实施例，所述粘合层的所述第二部分具有不平行于所述第一金属层的顶面的顶面。根据本专利技术的一个实施例，所述粘合层的所述第一部分具有延伸的底面，所述延伸的底面大于所述第一部分的顶面。根据本专利技术的一个实施例，所述第二金属层进一步包括界面部分，所述界面部分位于所述通孔部分和所述沟槽部分之间，其中，所述界面部分具有一对弯曲的侧壁。根据本专利技术的一个实施例，所述界面部分的一部分与所述介电层直接接触。根据本专利技术的一个实施例，所述界面部分具有从所述通孔部分朝着所述沟槽部分逐渐减小的锥形宽度。根据本专利技术的一个实施例，还包括：鳍式场效应晶体管(FinFET)器件，形成在所述衬底上方；以及接触结构，形成在所述FinFET结构上方，其中，所述接触结构电连接至所述第一金属层。根据本专利技术的又一方面，提供了一种用于形成半导体器件结构的方法，包括：在衬底上方形成第一金属层；在所述第一金属层上方形成蚀刻停止层；在所述蚀刻停止层上方形成介电层；在所述介电层中形成沟槽开口和通孔开口；在所述沟槽开口和所述通孔开口的侧壁和底面上形成粘合层；去除所述蚀刻停止层的正好位于所述第一金属层之上的部分并且去除所述粘合层的一部分以暴露出所述介电层的一部分；以及在所述通孔开口和所述沟槽开口中填充第二金属层，其中，所述第二金属层电连接至所述第一金属层。根据本专利技术的一个实施例，还包括：在所述介电层上方形成图案化的硬掩模层；以及通过所述图案化的硬掩模层图案化所述介电层，从而使得所述沟槽开口位于所述通孔开口上方，并且所述沟槽开口的宽度大于所述通孔开口的宽度。根据本专利技术的一个实施例，在去除所述粘合层的所述部分以暴露出所述介电层的所述部分之后，其中，所述粘合层变成不连续的层。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1示出了根据本专利技术的一些实施例的鳍式场效应晶体管(FinFET)器件结构上的互连结构的三维图。图2A至图2P示出了根据本专利技术的一些实施例的形成具有互连结构的半导体器件结构的各个阶段的截面图示。图2P'示出了根据本专利技术的一些实施例的图2P的区域A的放大的图示。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施
例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。描述一些实施例的变化。贯穿各个视图和说明性实施例，相同的参考标号用于指示相同的元件。应该理解，可以在方法之前、期间和之后提供额外的操作，并且对于方法的其他实施例，可以代替或消除描述的一些操作。提供用于形成一种具有互连结构的半导体结构的实施例。互连结构包括形成在介电层中的多个金属化层(诸如金属间电介质，IMD)。用于形成互连结构的一种工艺是双镶嵌工艺。图1示出了根据本专利技术的一些实施例的鳍式场效应晶体管(FinFET)器件结构100上的互连结构的三维图。FinFET器件结构100包括衬底102。衬底102可以由硅或其他半导体材料制成。可选地或额外地，衬本文档来自技高网...

【技术保护点】
一种半导体器件结构，包括：第一金属层，形成在衬底上方；以及互连结构，形成在所述第一金属层上方，其中，所述互连结构包括上部、中间部和下部，在所述上部和所述下部之间连接所述中间部，所述上部和所述下部均具有恒定的宽度，并且所述中间部具有从所述上部至所述下部逐渐减小的锥形宽度。

【技术特征摘要】
2015.06.15 US 62/175,849;2015.07.14 US 14/799,2581.一种半导体器件结构，包括：第一金属层，形成在衬底上方；以及互连结构，形成在所述第一金属层上方，其中，所述互连结构包括上部、中间部和下部，在所述上部和所述下部之间连接所述中间部，所述上部和所述下部均具有恒定的宽度，并且所述中间部具有从所述上部至所述下部逐渐减小的锥形宽度。2.根据权利要求1所述的半导体器件结构，其中，所述互连结构的所述上部具有第一宽度，并且所述下部具有第三宽度，所述锥形宽度小于所述第一宽度并大于所述第三宽度。3.根据权利要求1所述的半导体器件结构，还包括：介电层，形成在所述第一金属层上方，其中，所述互连结构形成在所述介电层中。4.根据权利要求3所述的半导体器件结构，其中，所述互连结构包括粘合层和第二金属层，其中，所述粘合层形成在所述第二金属层和所述介电层之间。5.根据权利要求4所述的半导体器件结构，其中，所述第二金属层的一部分与所述介电层直接接触。6.根据权利要求4所述的半导体器件结构，其中，所述粘合层是不连续的层并且包括第一部分和形成在所述第一部分下方的第二部分。7.一种半导体器件结构，包括：第一金属层，...

【专利技术属性】
技术研发人员：张哲诚，林志翰，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71