一种鳍式场效应晶体管器件测试结构制造技术

本实用新型专利技术提供一种鳍式场效应晶体管器件测试结构，所述鳍式场效应晶体管器件测试结构至少包括：衬底；位于所述衬底上的鳍形结构；位于所述衬底上并包裹所述鳍形结构的部分的伪栅叠层，其中，所述伪栅叠层与所述鳍形结构相互垂直设置；以及位于至少一条所述伪栅叠层下并贯穿该伪栅叠层下所有所述鳍形结构的鳍切断区。本实用新型专利技术的鳍式场效应晶体管器件测试结构，具有以下有益效果：通过对FinFET器件的结构进行改进，根据不同的器件布局结构在伪栅叠层下方设置所需的鳍切断区，从而获得好的器件密度和更好的器件特性，更好地检测不同器件结构相应的特性。

【技术实现步骤摘要】

本技术涉及半导体器件
，特别是涉及一种鳍式场效应晶体管器件测试结构。
技术介绍
半导体工业已经进入到纳米技术工艺节点，以追求更高的器件密度、更高的性能和更低的成本。尽管在材料和制造方面实现了突破性的进展，但对缩小如传统MOSFET等平面器件仍然提出了挑战。为了克服这些挑战，电路设计者寻求新颖的结构来实现更高的性能。其中一种解决的途径是开发三维设计，如鳍式场效应晶体管(FinFET，Fin Field-Effect Transistor)。FinFET可认为是从衬底挤出且延伸到栅极中的典型平面器件，利用从衬底延伸的薄“鳍”(或鳍形结构)来制造典型的FinFET。FinFET的沟道形成在该垂直鳍中，并且在鳍的沟道区域上方(或者环绕)设置栅极，这样增加了沟道区域和栅极之间的接触面积，并且允许栅极从多侧控制沟道。因此，在一些应用中，FinFET能够减小短沟道效应、减小泄漏并提供更高的工作电流。换句话说，与平面器件相比，FinFET可以更快、更小且更有效。然而，对于高密度的“L”形电路结构，电路中除了具有鳍的FinFET器件，往往还需要无鳍器件。我们通常需要对这些器件的特征进行电性检测。为了更好地检测电路中器件的特性，这些器件之间的隔离是十分重要的。现有的器件隔离方法通常是将需要隔离的器件之间的位置空余出来，形成空置区4，不制备任何结构，如图1所示，形成了双扩散中断的器件隔离效果；但是这样一来，器件之间隔开的距离较大，将会造成器件的密度降低，从而影响器件的性能。另一种方法是在需要隔离的器件之间的栅极2处增加一个电源电压5，这样需要隔离的器件之间仍旧具有连续的鳍1和源极/漏极3，如图2所示，形成了连续有源的器件隔离效果；然而，虽然这种方法与前一种方法相比，器件密度和器件隔离效果都得到了提高，但该种器件的绝缘效果却并不是十分理想。因此，如何对FinFET器件的结构进行改进，从而获得更高的器件密度和更好的器件特性，起到较好的隔离效果和绝缘效果，以更好地检测器件特性，是亟待解决的问题。
技术实现思路
鉴于以上所述现有技术的缺点，本技术的目的在于提供一种鳍式场效应晶体管器件测试结构，用于解决现有技术中器件结构的设置方法导致的器件密度较低、隔离效果和绝缘较差，影响器件特性的检测的问题。为实现上述目的及其他相关目的，本技术提供一种鳍式场效应晶体管器件测试结构，所述鳍式场效应晶体管器件测试结构至少包括：衬底；位于所述衬底上的鳍形结构；位于所述衬底上并包裹所述鳍形结构的部分的伪栅叠层，其中，所述伪栅叠层与所述鳍形结构相互垂直设置；以及位于至少一条所述伪栅叠层下并贯穿该伪栅叠层下所有所述鳍形结构的鳍切断区。优选地，所述鳍切断区设置在所述鳍式场效应晶体管器件测试结构的中心位置。优选地，所述鳍切断区设置在所述鳍式场效应晶体管器件测试结构的一侧或两侧边缘。优选地，所述鳍切断区在所述鳍式场效应晶体管器件测试结构中以至少一条所述伪栅叠层为间隔设置。优选地，所述鳍式场效应晶体管器件测试结构还包括：位于所述衬底上的隔离区，其中，所述隔离区设置在相邻的所述鳍形结构之间，以隔离所述衬底的有源区。优选地，所述鳍式场效应晶体管器件测试结构还包括：位于所述衬底上的源、漏区，其中，所述源、漏区分别设置在所述鳍形结构的两端，并通过所述伪栅叠层间隔开。优选地，所述鳍式场效应晶体管器件测试结构还包括：位于所述衬底和所述鳍形结构之间的掺杂穿通阻止层。优选地，所述伪栅叠层至少包括：介电层和位于所述介电层上的伪栅层。优选地，所述衬底至少包括：半导体基底和位于所述半导体基底上的绝缘层。优选地，所述衬底为绝缘体上硅衬底。如上所述，本技术的鳍式场效应晶体管器件测试结构，具有以下有益效果：通过对FinFET器件的结构进行改进，根据不同的器件布局结构在伪栅叠层下方设置所需的鳍切断区，从而获得好的器件密度和更好的器件特性，更好地检测不同器件结构相应的特性。附图说明图1显示为本技术现有技术中采用第一种隔离方法进行隔离后的器件的俯视示意图。图2显示为本技术现有技术中采用第二种隔离方法进行隔离后的器件的俯视示意
图。图3显示为本技术第一实施方式的鳍式场效应晶体管器件测试结构的俯视示意图。图4显示为图3中A-A方向的剖视示意图。图5显示为图3中B-B方向的剖视示意图。图6-图9显示为本技术第二实施方式的鳍式场效应晶体管器件测试结构中的鳍切断区处于不同位置时的俯视示意图。元件标号说明1 鳍2 栅极3 源极/漏极4 空置区5 电源电压10 衬底20 掺杂穿通阻止层30 鳍形结构40 鳍切断区50 伪栅叠层501 介电层502 伪栅层60 隔离区具体实施方式以下由特定的具体实施例说明本技术的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本技术的其他优点及功效。请参阅图3至图9。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本技术可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本技术所能产生的功效及所能达成的目的下，均应仍落在本技术所揭示的
技术实现思路
得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本技术可实施的范围，其相
对关系的改变或调整，在无实质变更
技术实现思路
下，当亦视为本技术可实施的范畴。如图3～图5所示，本技术第一实施方式提供一种鳍式场效应晶体管器件测试结构，该鳍式场效应晶体管器件测试结构至少包括：衬底10；位于衬底10上的鳍形结构30；位于衬底10上并包裹鳍形结构30的部分的伪栅叠层50，其中，伪栅叠层50与鳍形结构30相互垂直设置；以及位于至少一条伪栅叠层50下并贯穿该伪栅叠层50下所有鳍形结构30的鳍切断区40。在本实施方式中，衬底10可以采用块状硅衬底。可选的，衬底10包括在晶体结构中的硅或锗的元素半导体，如锗硅、碳化硅、磷化镓、磷化铟和/或锑化铟的化合物半导体或其组合。当然，衬底10也可以采用绝缘体上硅(SOI，Silicon-On-Insulator)衬底。在一些示例中，衬底10至少包括半导体基底和位于半导体基底上的绝缘层(图中未示出)，绝缘层包括氧化硅、蓝宝石和/或它们的组合的任何合适的材料。绝缘层可以是氧化坦置层BOX。在本实施方式中，对于高密度的电路结构，器件的设置目的不同，其数量、布局和结构也不同。因此，本实施方式的鳍式场效应晶体管器件测试结构，包括在衬底10上方形成的N个鳍形结构30，其中，N为大于等于1的自然数。该鳍形结构30可以限定于由衬底向上延伸的薄的部分，用于形成晶体管的沟道以及其源、漏区。通常，鳍形结构30由衬底材料组成，并通过掩膜限定，该掩膜在鳍位置处形成在衬底上方，然后在没有掩膜的地方将衬底材料定向刻蚀到预定深度，使得在掩膜下方的预定深度的衬底延伸部分得以保留，从而形成鳍形结构30。当然，在一些应用中，鳍形结构30也可以在衬底上沉积半导体材料形成，并且还可以在位于衬底和鳍形结构30之间形成一掺本文档来自技高网...

【技术保护点】
一种鳍式场效应晶体管器件测试结构，其特征在于，所述鳍式场效应晶体管器件测试结构至少包括：衬底；位于所述衬底上的鳍形结构；位于所述衬底上并包裹所述鳍形结构的部分的伪栅叠层，其中，所述伪栅叠层与所述鳍形结构相互垂直设置；以及位于至少一条所述伪栅叠层下并贯穿该伪栅叠层下所有所述鳍形结构的鳍切断区。

【技术特征摘要】
1.一种鳍式场效应晶体管器件测试结构，其特征在于，所述鳍式场效应晶体管器件测试结构至少包括：衬底；位于所述衬底上的鳍形结构；位于所述衬底上并包裹所述鳍形结构的部分的伪栅叠层，其中，所述伪栅叠层与所述鳍形结构相互垂直设置；以及位于至少一条所述伪栅叠层下并贯穿该伪栅叠层下所有所述鳍形结构的鳍切断区。2.根据权利要求1所述的鳍式场效应晶体管器件测试结构，其特征在于，所述鳍切断区设置在所述鳍式场效应晶体管器件测试结构的中心位置。3.根据权利要求1所述的鳍式场效应晶体管器件测试结构，其特征在于，所述鳍切断区设置在所述鳍式场效应晶体管器件测试结构的一侧或两侧边缘。4.根据权利要求1所述的鳍式场效应晶体管器件测试结构，其特征在于，所述鳍切断区在所述鳍式场效应晶体管器件测试结构中以至少一条所述伪栅叠层为间隔设置。5.根据权利要求1-4任一项所述的鳍式场效应晶体管器件测试结构，其特征在于，所述鳍式场效应晶体管器件测试结构还包...

【专利技术属性】
技术研发人员：谢欣云，
申请(专利权)人：中芯国际集成电路制造北京有限公司，中芯国际集成电路制造上海有限公司，
类型：新型
国别省市：北京;11