晶体管及其制造方法技术

本发明专利技术为一种晶体管，其包括具有沟道区的基底；位于该基底沟道区两端的源区和漏区；界于所述源区和漏区之间的该沟道区上方基底顶层的栅极高Ｋ介质层；位于该栅极高Ｋ介质层下面的界面层，该界面层第一部分靠近源极，第二部分靠近漏极，且第一部分的等效氧化层厚度大于第二层。非对称替代的金属栅形成非对称界面层，在漏极侧较薄而在源极侧较厚。在较薄的漏极侧，短沟道效应比较重要，非对称的界面层有利于控制短沟道效应；在较厚的源极侧，载流子迁移率对器件影响较大，非对称的界面层可以避免载流子迁移速率下降。此外，非对称替代的金属栅也可以形成非对称的金属功函数。

【技术实现步骤摘要】

本专利技术主要涉及关于一种晶体管，特别是一种具有非对称结构栅极的晶体管及其 制造方法。
技术介绍
限制金属氧化物半导体(M0Q晶体管尺寸进一步缩小的主要问题是短沟道效应 (SCE)，且该现象主要发生在沟道长度小于0. 1微米时。器件失效包括但不仅限于DIBL (漏 极感应载流子势垒降低，即低的源漏极击穿电压)、亚阈值泄露、和阈值不稳定等。这些问题 统称为短沟道效应，主要与界面层的等效氧化层厚度(EOT)有关，而薄的EOT有利于控制短 沟道效应(特别是在漏端)，如引文High-performance High-K/Metal Gatesfor 45nm CMOS and Beyond with Gate-First Processing(M. Chudziket al. VLSI 2007, IBM et al.) PJf 述。如图1所示，当栅极氧化层厚度Tinv(等效氧化层厚度，EOT)的电学厚度减小时，DIBL 随之减小。此夕卜艮据弓I文 Extremely Scaled Gate-First High-K Metal GateStack with EOT of 0. 55nm 本文档来自技高网...

【技术保护点】
１．一种晶体管，包括：基底，所述基底具有沟道区；源区和漏区，其位于该基底沟道区的两端；栅极高Ｋ介质层，其界于所述源区和漏区之间，并位于该沟道区上方处的基底顶层；界面层，其位于该栅极高Ｋ介质层的下方，其中，该界面层包括两部分，第一部分靠近源极，第二部分靠近漏极，且所述第一部分的等效氧化层厚度大于所述第二部分的等效氧化层厚度。

【技术特征摘要】
1.一种晶体管，包括 基底，所述基底具有沟道区；源区和漏区，其位于该基底沟道区的两端；栅极高K介质层，其界于所述源区和漏区之间，并位于该沟道区上方处的基底顶层； 界面层，其位于该栅极高K介质层的下方，其中，该界面层包括两部分，第一部分靠近源极，第二部分靠近漏极，且所述第一部分 的等效氧化层厚度大于所述第二部分的等效氧化层厚度。2.如权利要求1所述的晶体管，其特征在于，所述界面层第一部分的厚度大于0.5nm, 而所述界面层第二部分的厚度小于0. 5nm。3.如权利要求1所述的晶体管，其特征在于，所述界面层第一部分占据的长度小于界 面层总长度的2/3，而所述第二部分占据了总长度剩余的部分。4.如权利要求1所述的晶体管，其特征在于，该晶体管还包括 氧吸收层，其位于所述栅极高K介质层的顶部。5.如权利要求4所述的晶体管，其特征在于，所述氧吸收层包括 第一氧吸收层，其位于所述漏极一侧；第二氧吸收层，其位于所述源极一侧；其中，所述第一氧吸收层的氧吸收能力高于第二氧吸收层的氧吸收能力。6.如权利要求5所述的晶体管，其特征在于，所述第一氧吸收层为Ti，Hf,Ta,W和/或 其氮化物。7.如权...

【专利技术属性】
技术研发人员：尹海洲，骆志炯，朱慧珑，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：11[中国|北京]