半导体器件及其制造方法技术

提供一种半导体器件及其制造方法。在ｐＭＯＳ区域（２）内形成凹沟（２１），然后，以覆盖凹沟（２１）的底面及侧面的方式形成ＳｉＧｅ层（２２）。接着，在ＳｉＧｅ层（２２）上，形成含有比ＳｉＧｅ层（２２）的含油率低的含有率的Ｇｅ的ＳｉＧｅ层（２３）。接着，在ＳｉＧｅ层（２３）上形成ＳｉＧｅ层（２４）。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及能够高速动作的。
技术介绍
在处理规则(process rule)为90nm节点(node)以后的晶体管等的 LSI (large-scale integration 大规模集成电路)中，随着元件的微小化，待机漏电流 (off-leak current)变得不能无视。因此，仅仅通过晶体管的栅长的单纯微小化，难以提高 器件性能，需要用于提高器件性能的新的尝试。在这样的超微小化晶体管中，位于栅电极的正下方的沟道(channel)区域的面积 与现有的晶体管相比非常小。众所周知，这样的情况下，在沟道区域移动的载流子(电子及 空穴)的移动性大大地受到施加在沟道区域的应力的影响。因此，多次试图通过调整这样 的应力来使半导体器件的动作速度提高。一般地，在将硅衬底的导入有杂质的区域作为沟道的晶体管中，空穴的移动性比 电子的移动性小。因此，提高将空穴作为载流子的P沟道MOS晶体管的动作速度在半导体 集成电路器件的设计之际成为重要的课题。并且，在P沟道MOS晶体管中，通过使沟道区域 产生单轴性的压缩应变来提高空穴的移动性为人们所知。另外，在这样的P沟道MOS晶体 管中，在沟道区域产生的本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于，具有：硅衬底；栅极绝缘膜，其形成在上述硅衬底上；栅电极，其形成在上述栅极绝缘膜上；沟槽，其形成在既是上述栅电极的两侧又是上述硅衬底的表面的位置上；第一半导体层，其覆盖上述沟槽的底面及侧面，并且含有Ｇｅ；第二半导体层，其形成在上述第一半导体层上，并且以比上述第一半导体层的Ｇｅ含有率低的含有率含有量的Ｇｅ；第三半导体层，其形成在上述第二半导体层上，并且含有Ｇｅ。

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：田村直义，岛宗洋介，前川裕隆，
申请(专利权)人：富士通半导体股份有限公司，
类型：发明
国别省市：JP[日本]