横向沟槽金属氧化物半导体场效应晶体管及其形成方法技术

一种横向沟槽金属氧化物半导体场效应晶体管包含含有装置部分和栅极总线部分的沟槽。沟槽的栅极总线部分被形成在衬底上方电介质层中的导电插塞接触，由此避免对传统的表面多晶硅桥接层的需要。导电插塞形成在电介质层中基本上垂直的孔中。栅极总线部分可宽于沟槽的装置部分。一种方法包含当沟槽中导电材料被蚀刻时形成浅沟槽隔离（ＳＴＩ）。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及功率半导体装置，具体而言涉及横向沟槽MOSFET。
技术介绍
横向沟槽MOSFET(LTDMOS)装置为功率半导体装置，其可以与控制电路集成以形成用于各种用途的单片功率集成电路(IC)，包含功率管理IC。LTDMOS装置由大的沟槽区域组成，这些沟槽区域被氧化并用多晶硅(“poly”)填充。多晶硅形成LTDMOS的栅电极，氧化物层形成栅极氧化物，且沟道区形成于硅沟槽的侧壁上。电流通常垂直地流过沟道区，随后横向地流过漂移区。为了最大化LTDMOS沟道区的密度，重要的是最小化沟槽的宽度。结果，沟槽多晶硅通常不是足够宽以允许通过金属化层或者接触插塞的接触。现有技术LTDMOS装置采用沉积在硅的表面上(位于沟槽多晶硅的顶部上方)的多晶硅部分，以提供沟槽多晶硅和金属化层之间的桥接。一种现有技术方法是在多晶硅凹陷蚀刻期间掩蔽这些桥接区域，使得它们保留在表面上并可以用于接触区域。如果形成沟槽栅极氧化物的相同氧化物层用于将这些桥接区域与衬底隔离，则桥接区域下方的氧化物相当薄并限制装置的产率和可靠性。另一种现有技术方法依赖于在桥接区域内沉积在沟槽多晶硅上方的附加多晶硅层。该方法通常在多晶硅桥接下方提供更厚的氧化物层以提高可靠性，但是需要更高的工艺复杂性，且会由于该附加工艺步骤引入的工艺余量要求而降低产品产率。此外，表面多晶硅桥接层的使用会降低装置的整体平整性，并使得其它装置的单片集成更加困难。因此，本专利技术的目的是提供改进的LTDMOS装置设计及其制作方法，其与现有技术相比具有简化的工艺、更大的平整性以及减少的弱化氧化物区域。-->
技术实现思路
在本专利技术的LTDMOS装置中，栅极沟槽形成在半导体衬底中，该栅极沟槽衬有电介质层并用导电材料填充。第一导电类型的主体区域沿着该栅极沟槽的侧壁放置。第二导电类型的源极区域置于与主体区域毗邻的该衬底的表面，以及第二导电类型的漂移区域沿着该栅极沟槽的侧壁放置，毗邻该主体区域。第二导电类型的漏极接触区域置于与该漂移区域毗邻的衬底的表面并与该栅极沟槽横向分隔开。栅极总线沟槽形成在衬底中，该栅极总线沟槽包含与该栅极沟槽中的导电材料电学接触的导电材料。层间电介质层形成在该衬底的表面上方。栅极接触孔形成在位于该栅极总线沟槽上方的该层间电介质层中，且导电栅极接触插塞置于该栅极接触孔中。栅极接触插塞与该栅极总线沟槽中的导电材料接触且与该层间电介质层顶面处的栅极金属化层接触。本专利技术包含LTDMOS装置的制作工艺。栅极和栅极总线沟槽蚀刻形成于衬底中，其衬有栅极电介质层并用导电材料填充。源极、主体、漂移和漏极区域形成在衬底中。层间电介质层沉积在衬底的表面上，且栅极接触孔形成在层间电介质层中。栅极接触孔用栅极接触插塞填充，且栅极金属化层形成在该层间电介质层的顶面上。深隔离沟槽可在用于形成栅极和栅极总线沟槽的相同工艺步骤中形成。在备选的实施例中，栅极总线沟槽中的导电材料的顶面相对于衬底的表面下降，且栅极总线沟槽中的导电材料上方的区域用第二电介质层填充。可选地，凹陷可以在用于在衬底中形成浅隔离沟槽的相同工艺步骤中形成，且相同的电介质材料可用来填充该浅隔离沟槽以及该栅极总线沟槽中的凹陷。随后，第二电介质层的顶面可被平坦化，且层间电介质层可沉积在衬底上。用于形成源极、主体、漂移和漏极接触区域的注入可用于形成衬底中其它装置的部件。例如，这些注入可用于形成双极晶体管的集电极、基极和发射极，其可通过该栅极总线和/或该深隔离沟槽来隔离。附图说明图1是现有技术LTDMOS的剖面图，其在栅极接触下具有多晶硅桥接区域。-->图2是LTDMOS的剖面图，其具有通过接触插塞的直接多晶硅栅极接触。图3是现有技术LTDMOS的俯视图，多晶硅桥接区域连接栅极接触到多晶硅栅极。图4是LTDMOS的俯视图，其在每个沟槽栅极指上具有直接多晶硅栅极接触。图5是LTDMOS的俯视图，其在沟槽栅极指对上具有直接多晶硅栅极接触。图6A-6E说明本专利技术LTDMOS制作工艺。图6A是沟槽蚀刻后衬底的剖面图。图6B是生长栅极氧化物及沉积栅极多晶硅后装置的剖面图。图6C是多晶硅凹陷蚀刻、漂移区域及主体区域形成以及保护层沉积后装置的剖面图。图6D是源极和漏极区域形成后装置的剖面图。图6E是接触和金属化形成后LTDMOS的剖面图。图7A-7K说明本专利技术LTDMOS备选制作工艺。图7A是生长焊垫氧化物层以及沉积焊垫氮化物层及氧化物掩模层后装置的剖面图。图7B是掩模层图案化和沟槽蚀刻后装置的剖面图。图7C是栅极氧化物层生长和多晶硅沉积后装置的剖面图。图7D是多晶硅凹陷蚀刻和掩模氧化物除去后装置的剖面图。图7E是用于浅沟槽隔离(STI)区域的光致抗蚀剂掩模层形成和氮化物层蚀刻后装置的剖面图。图7F是除去光致抗蚀剂掩模层后装置的剖面图。图7G是STI蚀刻后装置的剖面图。图7H是浅沟槽隔离氧化物层沉积后装置的剖面图。图7I是STI化学机械抛光(CMP)、除去氮化物层以及除去焊垫氧化物层后装置的剖面图。图7J是HVN注入、P主体注入、P阱注入以及N阱注入后装置的剖面图。图7K是形成层间绝缘(ILD)、接触掩模和蚀刻以及金属化后装置的剖-->面图。具体实施方式本专利技术的LTDMOS装置与目前技术水平相比具有几个优点。新LTDMOS装置结合栅极金属到沟槽栅极多晶硅的接触而没有任何表面多晶硅桥接。由于不存在具有底层氧化物层的表面多晶硅层，整体栅极氧化物完整性不会退化。此外，通过一起除去表面多晶硅层，简化工艺并提高装置的平整性，这使得相同衬底上其它装置与LTDMOS集成更加容易。再者，LTDMOS沟槽栅极和栅极总线的形成可以完全独立于用于形成其它集成装置的工艺，这使得将LTDMOS集成到指定的基准工艺及使其模块化(无论LTDMOS是否包含于其中，其余装置不会改变特性)更为容易。此外，本专利技术的LTDMOS在其它集成装置的制作期间可得以保护，使得沟槽栅极多晶硅和沟槽栅极氧化物在后续工艺中不受侵蚀。在本专利技术的一个实施例中，使用和浅沟槽隔离(STI)工艺相同的蚀刻步骤，对沟槽栅极多晶硅区域形成凹陷。在该实施例中，LTDMOS栅极总线嵌入硅水平下方，提供非常好的沟槽栅极隔离。图1示出现有技术LTDMOS 10的示意性剖面图。在LTDMOS阵列(有源区)1004中的沟槽栅极1002和提供接触到栅极金属化的沟槽栅极1006具有相同的宽度，该宽度通常太窄而不允许由栅极金属化直接接触。因此，表面多晶硅桥接层1008形成，其与栅极多晶硅1010接触并且足够大以通过接触插塞1018形成到栅极金属化层1012的接触。多晶硅桥接层1008必须与衬底100隔离。厚氧化物层1014可用于达成这一点，如图1所示，或者用作沟槽栅极氧化物的同样的薄氧化物层1016可被使用。尽管多晶硅桥接层1008和相关的沟槽栅极1006示为与沟槽栅极1002隔离，它们实际上在该装置另一平面内连接。例如，现有技术LTDMOS 30的俯视图示于图3中。在该布局中，每个拉长沟槽栅极3002在每个端部以及在中部被多晶硅桥接层3004和接触插塞3006接触。多晶硅桥接层3004显著宽于沟槽栅极3002，以允许通过接触插塞3006接触。图2示出本专利技术中LTDMOS装置20的剖面图。为了清晰，图2的LTDMOS阵列区域仅示出两本文档来自技高网...

【技术保护点】
一种横向沟槽ＭＯＳＦＥＴ，包含：　半导体衬底；　形成于衬底中的沟槽，该沟槽衬有第一电介质层并包含导电材料，该第一电介质层电绝缘该导电材料和衬底，该沟槽包含ＬＴＤＭＯＳ部分和栅极总线部分；　第一导电类型的主体区域，邻接该沟槽的ＬＴＤＭＯＳ部分的侧壁；　第二导电类型的源极区域，置于该衬底的顶面并邻近该主体区域；　第二导电类型的漂移区域，邻近该主体区域以及该沟槽的ＬＴＤＭＯＳ部分的侧壁；　第二导电类型的漏极区域，邻近该漂移区域并在与该源极区域横向分隔开的位置处置于该衬底的表面；　布置在衬底的顶面上方的第二电介质层，接触孔形成在位于该沟槽的该栅极总线部分上方的该第二电介质层中；以及　位于该第二电介质层上方的栅极金属层，该栅极金属层通过该接触孔与该沟槽的该栅极总线部分中的导电材料电学接触。

【技术特征摘要】
【国外来华专利技术】US 2006-8-28 11/511,0561.一种横向沟槽MOSFET，包含：半导体衬底；形成于衬底中的沟槽，该沟槽衬有第一电介质层并包含导电材料，该第一电介质层电绝缘该导电材料和衬底，该沟槽包含LTDMOS部分和栅极总线部分；第一导电类型的主体区域，邻接该沟槽的LTDMOS部分的侧壁；第二导电类型的源极区域，置于该衬底的顶面并邻近该主体区域；第二导电类型的漂移区域，邻近该主体区域以及该沟槽的LTDMOS部分的侧壁；第二导电类型的漏极区域，邻近该漂移区域并在与该源极区域横向分隔开的位置处置于该衬底的表面；布置在衬底的顶面上方的第二电介质层，接触孔形成在位于该沟槽的该栅极总线部分上方的该第二电介质层中；以及位于该第二电介质层上方的栅极金属层，该栅极金属层通过该接触孔与该沟槽的该栅极总线部分中的导电材料电学接触。2.权利要求1的横向沟槽MOSFET，其中该接触孔的横向尺寸完全置于该沟槽的该栅极总线部分上方。3.权利要求1的横向沟槽MOSFET，其中该接触孔具有从该第二电介质层的顶面延伸到该衬底的表面的基本上垂直的侧壁。4.权利要求1的横向沟槽MOSFET，其中该沟槽的该栅极总线部分比该沟槽的该LTDMOS部分宽。5.权利要求1的横向沟槽MOSFET，其中该沟槽中的该导电材料的顶面相对于该衬底的顶面下降。6.权利要求5的横向沟槽MOSFET，包含第三电介质层，该第三电介质层置于该导电材料的顶面和该第二电介质层之间的该沟槽中。7.一种沟槽半导体装置，包含：半导体衬底；形成于衬底中的沟槽，该沟槽衬有第一电介质层并包含导电材料，该第一电介质层电绝缘该导电材料和衬底，该沟槽包含装置部分和栅极总线部分；布置在衬底的顶面上方的第二电介质层，接触孔形成在位于该沟槽的该栅极总线部分上方的该第二电介质层中，该接触孔具有基本上垂直的侧壁，该侧壁与该沟槽的该栅极总线部分中的该导电材料相交；布置在第二电介质层上方的栅极金属层，该栅极金属层包含第一金属；以及布置在该接触孔中的导电接触插塞，该接触插塞提供该栅极金属层和该沟槽的栅极总线部分中该导电材料之间的电学接触，该接触插塞包含不同于该第一金属的第二金属。8.权利要求7的沟槽半导体装置，其中该接触插塞的横向尺寸完全置于该沟槽的该栅极总线部分上方。9.权利要求7的沟槽半导体装置，其中该沟槽的该栅极总线部分比该沟槽的该装置部分宽。10.权利要求7的沟槽半导体装置，其中该沟槽是线性的。11.权利要求8的沟槽半导体装置，其中线性的沟槽包含沿着该沟槽等间隔布置的多个栅极总线部分。12.权利要求11的沟槽半导体装置，其中栅极总线部分置于该沟槽的每个端部。13.权利要求7的沟槽半导体装置，其中该沟槽是闭环的形式。14.权利要求7的沟槽半导体装置，其中该沟槽中的该导电材料的顶面相对于该衬底的顶面下降。15.权利要求14的沟槽半导体装置，包含第三电介质层，该第三电介质层置于该导电材料的顶面和该第二电介质层之间的该沟槽中。16.权利要求7的沟槽半导体装置，其中该第一金属包含铝或者铝合金。17.权利要求16的沟槽半导体装置，其中该第二金属包含钨或者钨合金。18.权利要求7的沟槽半导体装置，包含与该沟槽的该装置部分毗邻的横向沟槽MOSFET。19.一种半导体布置，包含：半导体衬底；形成于衬底中的沟槽，该沟槽衬有第一电介质层并包含导电材料，该第一电介质层电绝缘该导电材料和衬底，该沟槽包含装置部分和栅极总线部分，该沟槽中的导电材料的顶面相对于该衬底的顶面下降；置为与该沟槽的该装置部分毗邻的第一半导体装置；布置在该衬底的顶面上方的第二电介质层，接触孔形成在位于该沟槽的该栅极总线部分上方的该第二电介质层中，该接触孔具有基本上垂直的侧壁，该侧壁与该沟槽的该栅极总线部分中的导电材料相交；位...

【专利技术属性】
技术研发人员：马啜秋，唐纳德R迪斯尼，
申请(专利权)人：先进模拟科技公司，
类型：发明
国别省市：US[美国]