制造绝缘体上半导体型衬底的方法技术

本发明专利技术涉及一种制造绝缘体上半导体型衬底（１）的方法，包括以下步骤：在施主衬底（１０）或接受衬底（３０）上形成氧化物层（２０）；在施主衬底中注入原子物质，以形成弱化区（１２）；将施主衬底键合到接受衬底（３０）上，氧化物层（２０）位于键合界面处；在弱化区（１２）中断裂施主衬底，并将施主衬底的层转移到接受衬底（３０）上；循环使用施主衬底的剩余部分（２），以形成用于制造第二绝缘体上半导体型衬底的接受衬底（４０）。在氧化步骤之前，通过外延在施主衬底（１０）上形成半导体材料层（１４）。在注入步骤中在所述外延层（１４）中形成弱化区（１２），从而被转移的层是外延的半导体材料层（１４０）。施主衬底（１０）被选择为包括密度小于１０１０／ｃｍ３和／或平均尺寸小于５００ｎｍ的氧沉淀。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种制造绝缘体上半导体型衬底(Semiconductor on Insulator type substrate)的方法。
技术介绍
本专利技术总体上涉及通过SmartCut 方法制造绝缘体上半导体(SeOI)型衬底，并涉 及循环使用施主衬底的剩余部分。例如在美国专利5，374，564中详细地描述了 SmartCut 方法。该方法能够将层从 施主衬底转移到接受衬底上。参考图1，可见该方法包括以下步骤1)氧化施主衬底10或接受衬底30，以形成氧化物层20 ；2)在施主衬底10中进行离子注入，以形成弱化区12 ；3)将施主衬底10键合到接受衬底30上，氧化物层20位于界面处；4)在弱化区12中断裂施主衬底10，并将层11从施主衬底10转移到接受衬底30 上；5)完成通过这种方式形成的SeOI 1的处理。有利地循环使用施主衬底的剩余部分13，从而将施主衬底应用在SmartCut 方法 的新的实施过程中。抛光之后，施主衬底的剩余部分可以重新用作施主衬底以下将这一过 程称为“上上”循环使用；或者施主衬底的剩余部分可以重新用作接受衬底，在这种情况下， 将这一过程称为“上下”循环使用。特别地，循环使用包括抛光衬底的至少一个面，以便移除被注入和断裂破坏的材 料。被移除的厚度可以是几微米。应指出，本专利技术涉及后一种情况，即循环使用施主衬底的剩余部分作为接受衬底。 施主衬底可以不是“新”的，实际上其可以是先前已经作为施主衬底使用并作为施主衬底被 循环使用的，但是只能循环使用有限的次数，以便其不被过度的破坏。当循环使用施主衬底的剩余部分以构成新的施主衬底时，涉及中温(即低于 IOOO0C )或低温(即低于600°C )下的热处理的SmartCut 循环的顺序实际上会在衬底中 产生限制其使用的缺陷，尤其是在执行氧化和断裂时更是如此。另一方面，施主衬底的剩余部分作为接受衬底的循环使用使衬底仅经受两次 SmartCut 循环，第一次作为施主衬底，第二次作为循环使用的接受衬底。因此，这种循环使用模式能够限制衬底经受的热处理的次数，从而使衬底的破坏 最小化。但是，即使在这种情况下，由于在执行SmartCut 方法的过程中衬底所经受的热 处理以及根据其初始特性，循环使用的衬底可能比初始的施主衬底表现出更密集和/或更 大的缺陷。这些缺陷分布在材料体中，而不一定在表面上扩散。因此，循环使用的衬底可能 比初始的施主衬底的质量差。这些缺陷被称为体内微缺陷(BMD)。这些缺陷通常对应于衬底内的氧沉淀。这些 沉淀的形成是由衬底所经受的热处理引起的，且取决于材料的初始特性。更确切地说，认为 BMD缺陷的密度与应用的温度梯度相关，而这些缺陷的平均尺寸与最大处理温度相关。但是，根据通过这种方式形成的SeOI的预期使用，电子部件制造商限定了技术规 范，用于限制BMD缺陷密度的最大值和/或这些缺陷的尺寸的最大值。因此本专利技术的第一个目的是提高循环使用的衬底的质量。本专利技术的第二个目的是 在移除必然的材料厚度的抛光步骤结束时能够获得具有所需厚度的循环使用的衬底。本发 明的另一个目的是优化SmartCut 的第一循环结束时SeOI的质量。
技术实现思路
根据本专利技术，提出一种，包括以下步骤 -在施主衬底或接受衬底上形成氧化物层；-在施主衬底中注入原子物质，以形成弱化区；-将施主衬底键合到接受衬底上，氧化物层位于键合界面处；-在弱化区中断裂施主衬底，并将施主衬底的层转移到接受衬底上；-循环使用施主衬底的剩余部分，以形成用于制造第二绝缘体上半导体型衬底的 接受衬底。该方法的特征在于，在氧化步骤之前，通过外延在施主衬底上形成半导体材料层， 在注入步骤中在所述外延层中形成弱化区，从而被转移的层是外延的半导体材料层，以及 施主衬底被选择为包括密度小于IOltVcm3和/或平均尺寸小于500nm的氧沉淀。根据优选实施例，在循环使用施主衬底的剩余部分之后，所获得的接受衬底包括 外延的半导体材料层，其厚度优选地大于lOOnm。在特别有利的方式中，在外延之前执行施主衬底的热处理。外延的硅层的厚度优选地在0. 5至8 μ m之间。根据本专利技术的特别实施例，施主衬底包括2至40ppm的稀释氧。根据可选实施例，施主衬底包括密度优选地低于IO15原子/cm3的氮原子。施主衬底在其后表面上还可以包括多晶硅层和/或氧化物层。施主衬底的剩余部分的循环使用包括抛光所述剩余部分的两个面和/或侧边，或 者化学机械抛光所述剩余部分的对应于弱化区的面。外延层有利地包括硅、锗、和/或硅锗。本专利技术还涉及一种在完成通过SmartCut 方法制造第一绝缘体上半导体型衬底 时循环使用施主衬底的剩余部分的方法，在制造第二绝缘体上半导体型衬底时，循环使用 的衬底用作接受衬底。该方法的特征在于，当制造第一 SeOI衬底时-施主衬底被选择为包括密度小于IOltVcm3和/或平均尺寸小于500nm的氧沉淀，-通过外延在施主衬底上形成半导体材料层，-在注入步骤中在所述外延层中形成弱化区。循环使用的衬底优选地包括外延的半导体材料层，其厚度优选地大于lOOnm。附图说明通过参考附图的以下详细描述，本专利技术的其他特征和优点将更加清楚，其中图1显示SmartCut 方法的不同步骤；图2是显示根据本专利技术的方法的不同步骤的流程图；图3A至3F以示意的方式表示根据本专利技术的SeOI的形成以及施主衬底的循环使用。具体实施例方式参考图2的流程图，所述方法包括以下步骤，下面将详细解释这些步骤100)可选地，对施主衬底10进行退火；101)在施主衬底10上通过外延生长半导体材料层14 ；102)在施主衬底10或接受衬底30上形成氧化物层20 ；103)在外延层14中注入原子物质；104)在接受衬底30上键合施主衬底10 ；105)断裂施主衬底并将施主衬底10、14的层140转移到接受衬底30上；106)完成通过这种方式形成的第一 SeOI 1 ；107)抛光施主衬底的剩余部分2并获得循环使用的衬底40 ；108)第二 SmartCut 循环通过新的施主衬底50并用循环使用的衬底40作为接 受衬底重复步骤100)至107)。步骤100-退火该步骤是可选的。其包括进行施主衬底10的退火。退火的效果是提高施主衬底的表面层的质量，从而增大高质量的硅的厚度并促进 高质量的外延层的生长。退火的条件通常是温度在1000°C至1360°C之间，退火时间为大约30秒至30分 钟。具有提高质量的施主衬底的表面层的厚度可以达到几微米。步骤101-外延参考图3A，在施主衬底10上执行外延以使半导体材料层14生长到厚度在0. 5至 8微米之间，优选地在2至5微米之间。外延层14的材料是例如硅、锗、或硅锗化合物。层14可以不由单一材料构成，而 是由两层或更多层的半导体材料重叠形成。在本文的剩余部分中，选取硅层14，但是如上所述，本专利技术也应用于其他情况。外延可以指能使单晶硅生长的任何技术，例如化学气相沉积(CVD)外延、低压化 学气相沉积(LPCVD)外延、分子束(MBE)外延、有机金属气相沉积(MOCVD)外延，等等。外延层14可选地可以是或弱或强的P掺杂或N掺杂，或者表现为P/N结，例如N 掺杂的上部和P掺杂的下部。步骤102-氧化可以在施主衬底10、14或接受衬底本文档来自技高网...

【技术保护点】
一种制造绝缘体上半导体型衬底（１）的方法，包括以下步骤：在施主衬底（１０）或接受衬底（３０）上形成氧化物层（２０）；在施主衬底中注入原子物质，以形成弱化区（１２）；将施主衬底键合到接受衬底（３０）上，氧化物层（２０）位于键合界面处；在弱化区（１２）中断裂施主衬底，并将施主衬底的层转移到接受衬底（３０）上；循环使用施主衬底的剩余部分（２），以形成用于制造第二绝缘体上半导体型衬底的接受衬底（４０）；其特征在于，在氧化步骤之前，通过外延在施主衬底（１０）上形成半导体材料层（１４）；在注入步骤中在所述外延层（１４）中形成弱化区（１２），从而被转移的层是外延的半导体材料层（１４０），以及，施主衬底（１０）被选择为包括密度在１０↑［１０］／ｃｍ↑［３］以下和／或平均尺寸在５００ｎｍ以下的氧沉淀。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：C马勒维尔，
申请(专利权)人：SOITEC绝缘体上硅技术公司，
类型：发明
国别省市：FR[法国]