ＳＴＩ的形成方法技术

本发明专利技术提供了一种ＳＴＩ的形成方法，包括步骤：提供半导体基底；在半导体基底上利用原子层沉积的方法形成氮化物层；在所述氮化物层上形成硬掩膜层，所述氮化物层和硬掩膜层构成刻蚀阻挡层；对所述硬掩膜层、氮化物层以及半导体基底进行刻蚀，从而在硬掩膜层、氮化物层以及半导体基底内形成沟槽；沉积绝缘介质，所述绝缘介质覆盖所述沟槽的侧壁和底部以及硬掩膜层；对所述绝缘介质进行平坦化；去除所述氮化物层和硬掩膜层，该方法减小了刻蚀过程中的刻蚀阻挡层容易脱落的可能。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，特别涉及一种STI的形成方法。
技术介绍
随着半导体工艺进入深亚微米时代，0. 13 μ m以下的元件例如CMOS器件中，NMOS 晶体管和PMOS晶体管之间的隔离均采用STI (浅沟槽隔离)工艺形成。图1为现有技术中一种STI的制造方法流程图。参考图1，STI的形成方法通常包 括步骤S1 提供半导体基底，具体的首先在半导体基底上形成刻蚀阻挡层；S2 接着在所 述刻蚀阻挡层上形成光掩膜层，接着图案化所述光掩膜层，使得所述刻蚀阻挡层的部分区 域被暴露；S3 对刻蚀阻挡层及刻蚀阻挡层下层的半导体基底进行刻蚀，在所述刻蚀阻挡 层和所述半导体基底中形成沟槽，具体的，利用所述图案化的光掩膜层做掩膜，对所述刻蚀 阻挡层和所述半导体基底进行刻蚀，在刻蚀阻挡层和半导体基底中形成沟槽；S4 向所述 沟槽内填充绝缘介质，例如绝缘介质可以为氧化物；S5 平坦化所述绝缘介质；S6 去除刻 蚀阻挡层，形成STI。例如在文件号为“US6713780B2”的美国专利文献中提供了一种利用多晶硅层做刻 蚀阻挡层形成STI的方法，参考图2至图5，包括步骤在衬底10表面形成刻蚀阻挡层20， 其为从下到上的氧化物层20a-多晶硅层20b-氮化硅层20c的叠层结构，其中氮化物层20c 为硬掩膜层，多晶硅层20b为缓冲层；刻蚀在衬底10和刻蚀阻挡层20内形成沟槽30 ；采用 热氧化的方法在沟槽30的侧壁及衬底上生长氧化硅层40 ；向所述沟槽30填充介质50 ；对 填充介质50进行平坦化，并去除氮化硅层20c ；最后将氧化物层20a和多晶硅层20b清洗 掉，形成STI。上述STI的形成方法中所述刻蚀阻挡层通常为多晶硅层和氮化硅层的叠层结构， 在STI制造过程中发现，STI形成过程中刻蚀形成沟槽时，由于刻蚀阻挡层的厚度较厚，因 此刻蚀过程中容易出现刻蚀阻挡层脱落的问题。
技术实现思路
本专利技术的解决的问题是减小刻蚀过程中的刻蚀阻挡层脱落。为了解决上述问题，本专利技术提供了一种STI的形成方法，包括步骤提供半导体基 底；在半导体基底上利用原子层沉积的方法形成氮化物层；在所述氮化物层上形成硬掩膜 层，所述氮化物层和硬掩膜层构成刻蚀阻挡层；对所述硬掩膜层、氮化物层以及半导体基底 进行刻蚀，从而在硬掩膜层、氮化物层以及半导体基底内形成沟槽；沉积绝缘介质，所述绝 缘介质覆盖所述沟槽的侧壁和底部以及硬掩膜层；对所述绝缘介质进行平坦化；去除所述 氮化物层和硬掩膜层。可选的，所述硬掩膜层的材料为氮化硅。可选的，所述硬掩膜层的形成方法为LPCVD。可选的，所述氮化物层的形成方法中沉积温度为400°C至600°C。可选的，形成所述氮化物层的原料包括SiH2CL2和NH3, SiH2CL2和NH3的流量比为 1/5 至 1/10。可选的，SiH2CL2的流量为 0. 2L/min 至 lL/min, NH3 的流量为 lL/min 至 5L/min， 沉积时间为IOmins至120mins。可选的，所述氮化物层的厚度为114埃士 15埃，硬掩膜层的厚度为82士 15埃。可选的，所述半导体基底还包括氧化硅层。可选的，所述氧化硅层利用热氧化生长的方式形成。可选的，对所述硬掩膜层、氮化物层以及半导体基底进行刻蚀，形成沟槽的步骤包 括在硬掩膜层上形成具有开口的掩膜图形；以所述掩膜图形为掩膜对硬掩膜层、氮化物层和半导体基底进行刻蚀。和现有技术相比，上述技术方案的优点在于通过将现有技术中的刻蚀阻挡层中的多晶硅缓冲层替换为本专利技术中的氮化物层， 因为氮化物层的刻蚀速率小于多晶硅的刻蚀速率，因此利用氮化物层做缓冲层还可以起到 硬掩膜的作用，因此这样就可以将缓冲层和硬掩膜层的厚度都减薄，也就是刻蚀阻挡层减 薄，从而这样就使得刻蚀阻挡层在刻蚀中脱落的可能性减小，并且因为硬掩膜层减薄从而 平坦化效率更高。附图说明通过附图中所示的本专利技术的优选实施例的更具体说明，本专利技术的上述及其它目 的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按 实际尺寸等比例缩放绘制附图，重点在于示出本专利技术的主旨。图1为现有的一种STI形成方法的流程图；图2至图5为现有的一种STI形成方法的示意图；图6为本专利技术的STI的形成方法流程图；图7至图13为本专利技术的STI的形成方法示意图。具体实施例方式从
技术介绍
可知在STI的形成过程中通常先在半导体基底上形成一层刻蚀阻挡 层；然后在刻蚀阻挡层上形成具有开口图形的掩膜层；接着进行刻蚀在掩膜层开口处的半 导体基底以及刻蚀阻挡层中形成沟槽；接着向所述沟槽内填充绝缘介质；接着平坦化所述 绝缘介质；最后去除刻蚀阻挡层，形成STI。但是采用现有技术，刻蚀半导体基底以及刻蚀阻挡层中形成沟槽后测试发现在基 底上存在一些刻蚀阻挡层的脱落物，本专利技术的专利技术人在研究后认为现有技术中采用氮化 硅和多晶硅的叠层结构作为刻蚀阻挡层，其中氮化硅层作为半导体基底的硬掩膜层，在刻 蚀沟槽过程中保护半导体基底；多晶硅层作为缓冲层，由于多晶硅层的刻蚀速率和氮化硅 的刻蚀速率不同，从而多晶硅层还起到刻蚀停止的作用。但是由于多晶硅层的刻蚀速率较 快，为了更好的保护半导体基底，起硬掩膜作用的氮化硅层需要制作的非常厚，缓冲层也需 要制作的较厚，这样在刻蚀的过程中刻蚀阻挡层就容易发生脱落，另外一方面由于多晶硅层和氮化硅层之间的应力差较大，从而也容易使氮化硅层从多晶硅层上脱落。在分析了上述原因之后，本专利技术的专利技术人提供的一种STI的形成方法，包括步骤 提供半导体基底；在半导体基底上利用原子层沉积的方法形成氮化物层；在所述氮化物层 上形成硬掩膜层，所述氮化物层和硬掩膜层构成刻蚀阻挡层；对所述硬掩膜层、氮化物层以 及半导体基底进行刻蚀，从而在硬掩膜层、氮化物层以及半导体基底内形成沟槽；沉积绝缘 介质，所述绝缘介质覆盖所述沟槽的侧壁和底部以及硬掩膜层；对所述绝缘介质进行平坦 化；去除所述氮化物层和硬掩膜层。上述技术方案，通过利用氮化物层来作为缓冲层，从而替代了现有技术中利用多 晶硅层做缓冲层，这样就可以将缓冲层和硬掩膜层的厚度都减薄，也就是刻蚀阻挡层减薄， 从而这样就使得刻蚀阻挡层在刻蚀中脱落的可能性减小，并且在平坦化的过程中效率更 高，平坦化之后的形貌更好。为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术 的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发 明。但是本专利技术能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不 违背本专利技术内涵的情况下做类似推广，因此本专利技术不受下面公开的具体实施的限制。其次，本专利技术利用示意图进行详细描述，在详述本专利技术实施例时，为便于说明，表 示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应 限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。图6为本专利技术的STI的形成方法流程图。图7至图13为本专利技术的STI的形成方 法示意图，下面参考图6至图13对本专利技术的STI的形成方法进行说明，包括步骤SlO 提供半导体基底。参考图7，具体的，半导体基底110可以是单晶、多晶或非晶结构的硅、或硅锗 (SiGe)，也可以是绝缘体上硅(SOI)，本文档来自技高网...

【技术保护点】
一种ＳＴＩ的形成方法，其特征在于，包括步骤：提供半导体基底；在半导体基底上利用原子层沉积的方法形成氮化物层；在所述氮化物层上形成硬掩膜层，所述氮化物层和硬掩膜层构成刻蚀阻挡层；对所述硬掩膜层、氮化物层以及半导体基底进行刻蚀，从而在硬掩膜层、氮化物层以及半导体基底内形成沟槽；沉积绝缘介质，所述绝缘介质覆盖所述沟槽的侧壁和底部以及硬掩膜层；对所述绝缘介质进行平坦化；去除所述氮化物层和硬掩膜层。

【技术特征摘要】

【专利技术属性】
技术研发人员：代培刚，冯永刚，张永兴，宋化龙，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31