阻挡层的形成方法技术

本发明专利技术公开了一种阻挡层的形成方法，所述阻挡层形成在连接孔内或者同时形成在沟槽和连接孔内，包括：依次淀积氮化钽ＴａＮ层和钽Ｔａ层，形成由ＴａＮ层和Ｔａ层构成的叠层阻挡层，所述叠层阻挡层的厚度在１０～５０埃；对连接孔的底部进行物理轰击ｒｅ－ｓｐｕｔｔｅｒ，依次刻蚀连接孔底部的Ｔａ层和ＴａＮ层，显露出下层的铜互连线；将上述形成叠层阻挡层和ｒｅ－ｓｐｕｔｔｅｒ步骤循环执行Ｎ次，然后在第Ｎ层叠层阻挡层表面及下层铜互连线表面淀积第二Ｔａ层，其中２≤Ｎ≤１０。该方法在形成阻挡层时，有效降低对Ｌｏｗ－Ｋ材料层以及对下层铜互连线的损伤，形成较好的互连层形貌。

【技术实现步骤摘要】

本专利技术涉及半导体器件互连层制造
，特别涉及一种。
技术介绍
目前，在半导体器件的后段(back-end-of-line，BE0L)工艺中，制作半导体集成 电路时，半导体器件层形成之后，需要在半导体器件层之上形成金属互连层，每层金属互连 层包括金属互连线和绝缘材料层，这就需要对上述绝缘材料层制造沟槽(trench)和连接 孔，然后在上述沟槽和连接孔内沉积金属，沉积的金属即为金属互连线，一般选用铜作为金 属互连线材料。绝缘材料层包括刻蚀终止层，例如氮化硅层，还包括形成在刻蚀终止层上 的低介电常数(Low-K)材料层，例如含有硅、氧、碳、氢元素的类似氧化物(Oxide)的黑钻石 (black diamond, BD)或者掺有氟离子的硅玻璃(FSG)。现有技术中，铜互连层可以为三层，包括顶层、中间层及底层铜互连层，在实际工 艺制程中，可根据不同需要设置多层铜互连层。如果是在多层铜互连层的情况下，可以按要 求复制多层中间层铜互连层，有时也会按需要复制两层顶层铜互连层。具有三层铜互连层 的半导体器件结构示意图如图1所示。图中绝缘材料层下是半导体器件层，图中未显示。图 中顶层铜互连层由钝化层104覆盖，每层铜互连层包括刻蚀终止层101，以及沉积于其上的 低介电常数材料层102 ；由沟槽和连接孔形成的铜互连线103掩埋在绝缘材料层中，用于连 接各个铜互连层。从图1中可以看出，底层铜互连层只有连接孔；中间层铜互连层的左侧， 是沟槽和位于其下的连接孔相接，而右侧只有沟槽。所以说每层互连层具体设置沟槽还是 连接孔，是根据具体器件需要而定的。为了防止铜扩散进入绝缘层，更好地限制在沟槽和连接孔内，一般采用钽(Ta)和 氮化钽(TaN)的叠层结构，作为金属互连线和绝缘层之间的阻挡膜。现有技术中可以在连接孔，或者同时在沟槽和连接孔内形成阻挡层。本申请文件 以同时在沟槽和连接孔内形成阻挡层为例进行说明，同时在沟槽和连接孔内形成阻挡层的 剖面示意图如图2a至2c所示。如图2a所示，在绝缘层100上刻蚀形成有沟槽和连接孔，所述连接孔与下层的铜 互连线连接。通过物理气相沉积(PVD)的方法，在沟槽的底部和侧壁上，连接孔的底部和 侧壁上，以及沟槽的外表面溅射形成TaN层201 ；接下来，在TaN层201表面溅射形成Ta层 202，TaN层201和Ta层202共同构成叠层阻挡层。然后，如图2b所示，依次刻蚀连接孔底部上的Ta层202和TaN层201，形成开口， 露出下层的铜互连线。该过程称为物理轰击(re-sputter)，这是一个比较重要的步骤。如 果叠层阻挡膜如图2a中的情形，也可以实现阻挡膜的作用，但是这样依次溅射形成TaN层 201和Ta层202之后，连接孔底部的侧壁上的台阶覆盖(step coverage)是比较差的，即由 于孔相对较窄，沉积到孔内侧壁的TaN层201和Ta层202比较薄，则该位置就难以阻挡铜 的扩散。如果如图2b所示，进行物理轰击，将连接孔底部打开，则刻蚀掉的底部Ta和TaN 会反溅到连接孔底部的侧壁上，恰好补充了连接孔底部的侧壁厚度。另一方面，将连接孔底部打开时，不但可以使前后层的铜金属线更好地接触，而且，为了确保完全打开连接孔的底 部，会在完全刻蚀去除底部的同时，稍微过刻蚀下层的铜互连线，将下层的铜互连线刻蚀形 成一个凹槽，这样在形成如图2c中所示的情形时，即在下层的铜互连线的凹槽表面溅射金 属Ta时，溅射面积比较大，这样相比于只有如图2a的情形就可以减小阻挡膜的接触电阻。但是需要注意的是，随着半导体技术的不断发展，在铜互连层内设置的铜互连线 也越来越密集，所以会选择更低K值的绝缘材料层来降低铜互连线间的寄生电容，这些 Low-K材料层都为多孔材料，例如BD、FSG等，机械强度较差，因此在re-sputter过程中，更 容易受到等离子刻蚀的损伤。虽然re-sputter在理想状况下，只会对准连接孔的位置进行 轰击，但是实际上还是会影响到连接孔外侧的区域，由于Low-K材料层机械强度较差，无法 很好地抵抗等离子体的轰击，导致在沟槽与连接孔的交叠处以及连接孔的底部，都被严重 损伤，示意图如图2b所示。接着，如图2c所示，在上述形状被损坏的结构基础上，采用PVD的方法淀积第二 Ta 层203，覆盖露出的下层的铜互连线，以及沟槽和连接孔的其他位置，与之前的Ta层202相 连为一体。至此，现有技术的阻挡层已经形成。从上述可以看出，沟槽和连接孔内形成阻挡层之后，具有较差的形状，后续在阻挡 层表面形成铜种子层及进行电化学电镀(Electrical Chemical Plating，ECP)，都会产生 阻碍，因此将对半导体器件的电学性能带来不利的影响。
技术实现思路
有鉴于此，本专利技术解决的技术问题是形成阻挡层时，降低对Low-K材料层以及下 层铜互连线的损伤，形成较好的互连层形貌。为解决上述技术问题，本专利技术的技术方案具体是这样实现的本专利技术公开了一种，所述阻挡层形成在连接孔内或者同时形成 在沟槽和连接孔内，该方法包括依次淀积氮化钽TaN层和钽Ta层，形成由TaN层和Ta层构成的叠层阻挡层，所述 叠层阻挡层的厚度在10 50埃；对连接孔的底部进行物理轰击re-sputter，依次刻蚀连接孔底部的Ta层和TaN 层，显露出下层的铜互连线；将上述形成叠层阻挡层和re-sputter步骤循环执行N次，然后在第N层叠层阻挡 层表面及下层铜互连线表面淀积第二 Ta层，其中2 < N < 10。TaN层在具有金属靶Ta的反应腔内形成，通入反应腔内的气体包括氩气Ar和氮气N2,所述Ar的流量为2 20标准立方厘米每分钟sccm ；所述N2的流量为10 30sccm。所述反应腔内直流功率为10 30千瓦；射频功率为0 1000瓦。Ta层或者第二 Ta层在具有金属靶Ta的反应腔内形成，通入反应腔内的气体包括 氩气Ar,所述Ar的流量为2 20sccm。所述反应腔内直流功率为10 30千瓦；射频功率为0 1000瓦。re-sputter时，通入反应腔内的气体包括Ar，所述Ar的流量为10 30sccm。所述反应腔内直流功率为400 2000千瓦；射频功率为400 1200瓦。当N = 2时，形成叠层阻挡层的厚度为10 50埃，进行re-sputter时，去除连接 孔底部所述叠层阻挡层的厚度在10 40埃。经过N次循环之后，所述叠层阻挡层经过N次淀积之后的厚度在50 300埃。由上述的技术方案可见，本专利技术采用比较柔和的方法，通过多次沉积TaN/Ta阻挡 层以及re-sputter过程，来降低对Low-K材料层的损伤。与现有技术相比，在现有技术中是 一次性沉积TaN/Ta阻挡层以及进行re-sputter过程，所以TaN/Ta阻挡层沉积厚度较厚， 进而在进行re-sputter时，轰击程度就必须重一些，才可以刻蚀显露出下层的铜互连线， 这样长时间的轰击，自然会损伤到Low-K材料层。而本专利技术由于每次淀积TaN/Ta阻挡层的 厚度较薄，所以每次进行re-sputter时，需要刻蚀的时间比较短，对Low-K材料层的损伤就 比较小，而且也不会过多地刻蚀下层的铜互连线，最终经过多次循环形成了所需要的阻挡 层厚度，也同时得到了较好的本文档来自技高网...

【技术保护点】
一种阻挡层的形成方法，所述阻挡层形成在连接孔内或者同时形成在沟槽和连接孔内，该方法包括：依次淀积氮化钽ＴａＮ层和钽Ｔａ层，形成由ＴａＮ层和Ｔａ层构成的叠层阻挡层，所述叠层阻挡层的厚度在１０～５０埃；对连接孔的底部进行物理轰击ｒｅ－ｓｐｕｔｔｅｒ，依次刻蚀连接孔底部的Ｔａ层和ＴａＮ层，显露出下层的铜互连线；将上述形成叠层阻挡层和ｒｅ－ｓｐｕｔｔｅｒ步骤循环执行Ｎ次，然后在第Ｎ层叠层阻挡层表面及下层铜互连线表面淀积第二Ｔａ层，其中２≤Ｎ≤１０。

【技术特征摘要】

【专利技术属性】
技术研发人员：聂佳相，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]