接触孔形成方法技术

一种接触孔形成方法，包括：提供衬底；在所述衬底表面形成介质层；在所述介质层表面形成光刻胶图形；以所述光刻胶图形为掩膜，刻蚀介质层直至暴露出衬底表面，形成通孔；去除光刻胶图形；在介质层表面、通孔侧壁和暴露出的衬底表面形成绝缘层；去除介质层表面和暴露出的衬底表面的绝缘层，形成接触孔，所述接触孔特征尺寸小于通孔。本发明专利技术能够在现有半导体制造设备的条件下，利用工艺制程来实现先进的集成电路生产。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，特别涉及一种。
技术介绍
大规模集成电路制造工艺是一种平面制作工艺，其在同一衬底上形成大量各种 类型的半导体器件，并互相连接以具有完整的功能。在集成电路制造过程中，常需要在 衬底上形成大量的沟槽，形成的沟槽可通过填充金属形成金属连线。在例如申请号为 200610159332. χ的中国专利申请中还能发现更多关于形成沟槽的相关信息。现有的沟槽的形成方法包括以下步骤，参考图1 :步骤S101，提供形成有介质层的衬底；步骤S102，在所述介质层上形成光刻胶图形；步骤S103，以所述光刻胶图形为掩膜，采用等离子刻蚀工艺刻蚀介质层，形成沟槽。随着先进的集成电路器件等比例缩小的持续发展，集成电路的特征尺寸(Feature size)也越来越小。在这个趋势下，所述沟槽的特征尺寸也越来越小，为此，更多的先进半导 体制造设备被专利技术以满足日益先进的集成电路生产需求。但是，半导体制造设备的更新需要大量资金投入，于是，在现有半导体制造设备的 条件下，利用工艺制程来实现先进的集成电路生产成为替代采购先进半导体制造设备的来 实现先进的集成电路生产的一种方法。
技术实现思路
本专利技术解决的问题是利用工艺制程来实现先进的集成电路生产。为解决上述问题，本专利技术提供了一种，包括提供衬底；在所述衬 底表面形成介质层；在所述介质层表面形成光刻胶图形；以所述光刻胶图形为掩膜，刻蚀 介质层直至暴露出衬底表面，形成通孔；去除光刻胶图形；在介质层表面、通孔侧壁和暴露 出的衬底表面形成绝缘层；去除介质层表面和暴露出的衬底表面的绝缘层，形成接触孔，所 述接触孔特征尺寸小于通孔。本专利技术还提供了一种，包括提供衬底；在所述衬底表面形成介 质层；在所述介质层表面形成光刻胶图形；以所述光刻胶图形为掩膜，刻蚀介质层直至暴 露出衬底表面，形成通孔；去除光刻胶图形；在介质层表面和通孔侧壁形成绝缘层，形成接 触孔，所述包括有绝缘层的接触孔特征尺寸小于通孔。与现有技术相比，本专利技术具有以下优点本专利技术通过形成包括有隔离侧墙的接触 孔，接触孔特征尺寸小于通孔，并且通过控制绝缘层，可以形成特征尺寸小于0. 15 μ m的接 触孔，而不需要借助小于248nm波长光源的光刻设备。附图说明图1是现有的沟槽的形成方法的过程示意图2是本专利技术的一实施例的的流程示意图；图3至图9是本专利技术的一实施例的的过程示意图；图10是本专利技术的另一实施例的的流程示意图；图11至图16是本专利技术的另一实施例的的过程示意图。具体实施例方式本专利技术的专利技术人发现，广泛使用的248nm波长光源的光刻设备无法精确图形化 特征尺寸(Critical Dimension)小于0. 15 μ m的接触孔图形，而在实际动态随机存储器 (Dynamic Random Access Memory,DRAM)或者闪存(FLASH Memory)等产品制造中，接触孔 的尺寸会小于90nm。而本专利技术的专利技术人又发现，先进的半导体制造设备的更新需要大量资 金投入，于是，本专利技术的专利技术人人在现有半导体制造设备的条件下，利用工艺制程来实现先 进的集成电路生产。为此，本专利技术的专利技术人提出一种先进的，图2是本专利技术的接触孔 形成方法的流程示意图，具体包括如下步骤步骤S201，提供衬底；步骤S202，在所述衬底表面形成介质层；步骤S203，在所述介质层表面形成光刻胶图形；步骤S204，以所述光刻胶图形为掩膜，刻蚀介质层直至暴露出衬底表面，形成通 孔；步骤S205，去除光刻胶图形；步骤S206，在介质层表面、通孔侧壁和暴露出的衬底表面形成绝缘层；步骤S207，去除介质层表面和暴露出的衬底表面的绝缘层，形成接触孔，所述接触 孔特征尺寸小于通孔。下面结合附图，对本专利技术的进行详细说明。参考图3，提供衬底100，所述衬底100可以为多层基片(例如，具有覆盖电介质和 金属膜的硅衬底)、分级基片、绝缘体上硅基片、外延硅基片、部分处理的基片(包括集成电 路及其他元件的一部分)、图案化或未被图案化的基片。参考图4，在所述衬底100表面形成介质层200。所述介质层200的厚度为20纳米至5000纳米，所述介质层200用于对衬底上的导 线与导线之间的隔离，具体所述介质层200可以是金属前介质层(Pre-Metal Dielectric, PMD)，也可以是层间介质层(Inter-Metal Dielectric, ILD)。PMD是沉积在具有MOS器件 的衬底上，利用化学气相沉积(Chemical Vapor deposition, CVD)工艺形成，在PMD中会在 后续工艺形成沟槽，用金属填充沟槽形成连接孔，所述连接孔用于连接MOS器件的电极和 上层互连层中的金属导线。ILD是后道工艺在金属互联层之间的介电层，ILD中会在后续工艺中形成沟槽，用 金属填充沟槽形成连接孔，所述连接孔用于连接相邻金属互连层中的导线。所述介质层200的材料通常选自SiO2或者掺杂的SiO2，例如USG (Undoped Silicon Glass,没有掺杂的硅玻璃)、BPSG(Borophosphosilicate Glass,掺杂硼磷的硅玻璃)、 BSG(Borosilicate Glass，掺杂硼的硅玻璃)、PSG(Phosphosilitcate Glass，掺杂磷的硅玻璃)等。所述介质层200在130纳米及以下的工艺节点一般选用低介电常数的介电材料， 所述介质层200的材料具体选自氟硅玻璃(FSG)、碳掺杂的氧化硅(Black Diamond)、以及 氮掺杂的碳化硅(BLOK)。所述介质层200的形成工艺可以是任何常规真空镀膜技术，比如原子沉积(ALD)、 物理气相淀积(PVD)、化学气相淀积(CVD)、等离子体增强型化学气相淀积(PECVD)等等，在 这里不做赘述。参考图5，在所述介质层200表面形成光刻胶图形210。所述形成光刻胶图形210的工艺具体可以为在所述介质层200表面旋涂光刻胶， 接着通过曝光将掩膜版上的与通孔相对应的图形转移到光刻胶上，然后利用显影液将相应 部位的光刻胶去除，以形成光刻胶图形210。需特别指出的是，在其他实施例中，在所述介质层200表面形成光刻胶图形210 步骤之前，通常还会在所述介质层200表面形成底部抗反射层(Bottom Anti-Reflective Coating, BARC)，所述底部抗反射层的作用主要为防止光线通过光刻胶后在晶圆界面发生 反射，避免反射的光线会与入射光发生干涉，使得光刻胶能均勻曝光。参考图6，以所述光刻胶图形210为掩膜，刻蚀介质层200直至暴露出衬底100表 面，形成通孔201。所述刻蚀工艺可以是任何常规刻蚀技术，比如化学刻蚀或者等离子体刻蚀技术， 在本实施例中，采用等离子体刻蚀技术，采用CF4、CHF3> CH2F2, CH3F, C4F8或者C5F8中的一种 或者几种作为反应气体刻蚀介质层200。具体的刻蚀工艺参数可以为选用等离子体型刻蚀设备，刻蚀设备腔体压力为10 毫托至50毫托，顶部射频功率为200瓦至500瓦，底部射频功率为150瓦至300瓦，C4F8流 量为每分钟10标准立方厘米(10SCCM)至每分钟50标准立方厘米，CO流量为每分钟100标 准立方厘米至每分钟200标准立方厘米本文档来自技高网...

【技术保护点】
一种接触孔形成方法，其特征在于，包括：提供衬底；在所述衬底表面形成介质层；在所述介质层表面形成光刻胶图形；以所述光刻胶图形为掩膜，刻蚀介质层直至暴露出衬底表面，形成通孔；去除光刻胶图形；在介质层表面、通孔侧壁和暴露出的衬底表面形成绝缘层；去除介质层表面和暴露出的衬底表面的绝缘层，形成接触孔，所述接触孔特征尺寸小于通孔。

【技术特征摘要】

【专利技术属性】
技术研发人员：钟政，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：31[中国|上海]