阶梯式栅氧化层的制造方法及半导体器件技术

一种阶梯式栅氧化层的制造方法及半导体器件，其中，阶梯式栅氧化层的制造方法包括：提供半导体衬底；在所述半导体衬底上形成掩膜层；图形化掩膜层至暴露半导体衬底；在露出的半导体衬底上形成第一栅氧化层；去除掩膜层至暴露半导体衬底，在露出的半导体衬底上形成第二栅氧化层。与现有技术相比，本发明专利技术阶梯式栅氧化层的制造方法可避免半导体衬底内硅材质以及掺杂物浓度损耗以及场氧化层产生缺损的问题，并使得第一栅氧化层与第二栅氧化层可相对平滑地过渡，提高具有该阶梯式栅氧化层的半导体器件的品质。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，特别涉及阶梯式栅氧化层的制造方法以及包括阶梯式栅氧化层的半导体器件。
技术介绍
横向扩散金属氧化物半导体(L匿0S)器件具有输出功率大、线性好、失真小、热稳 定性好等显著优点，因此大量应用于数字电视、医疗诊断器械、移动通讯等领域。特别是移 动通讯领域，在应用于个人通信系统，如GSM、EDGE、WCDMA，的基站中，射频(RF)功率放大器 是关键部件。对于这些功率放大器，U)MOS晶体管是现在的技术首选，因为它们拥有优异的 高功率、增益和线性。为了满足新的通信标准所施加的要求，U)MOS晶体管的性能在尺寸持 续不断縮小的同时正经历着连续不断的提高。 —般，在某些L匿OS晶体管中，在不同的区域需要不同的电压，故会采用阶梯式栅 氧化层(G0X)结构。所谓阶梯式栅氧化层结构，就是在半导体衬底上形成有厚度不一的多 种栅氧化层。以图1至图4为例，其显示现有技术中在L匿0S晶体管的半导体衬底上依序 形成包括二种栅氧化层的阶梯式栅氧化层结构的流程图。如图l所示，提供有半导体衬底 100，半导体衬底100具有掺杂区域，并形成有用于作隔离的场氧化结构(F0X) 101。首先，在 半导体衬底100上形成一层厚度较大的第一栅氧化层102。接着，在第一栅氧化层102的 部分区域施加掩膜，例如光刻胶层103，并显露出部分第一栅氧化层102，形成如图2所示的 结构。接着，通过等离子蚀刻去除第一栅氧化层102中的露出部分，并得以暴露出半导体衬 底，形成如图3所示的结构。接着，去除光刻胶层103，并在图3中所露出的半导体衬底中形 成一层厚度较小的第二栅氧化层104，形成如图4所示的结构，在半导体衬底100上即形成 具有二种厚度尺寸的阶梯式栅氧化层结构。 可以看出，在上述制造过程中，是先在整个半导体衬底IOO上形成厚度较大的第 一栅氧化层102，之后再去除部分第一栅氧化层102并在去除掉第一栅氧化层102的半导体 衬底600上形成厚度较小的第二栅氧化层104。该制造工艺存在的缺点是在于l，在一开 始形成第一栅氧化层102时会消耗掉一部分半导体衬底内的硅材质以及掺杂物，这样到后 续形成第一栅氧化层102时，对应的半导体衬底内硅材质以及掺杂物浓度会减少，影响工 艺要求。而且，在第一栅氧化层102与第二栅氧化层104的厚度差异越大时，硅材质以及掺 杂物的损耗就越大，影响就显得越是明显。有时为了满足工艺要求，需要在形成第二栅氧化 层104之前，额外增加再掺杂的步骤，会相应增加工艺时间及生产成本。2，通过蚀刻去除第 一栅氧化层102中的露出部分时，往往会同时影响到周边的场氧化层，例如其上表面的一 部分会被蚀刻掉，使其产生缺损，影响场氧化层本身用于隔离有源区的隔离效果。3，通过上 述工艺形成的第一栅氧化层102与第二栅氧化层104，二者的交接处呈垂直的阶梯状，电学 性能会在该交界面产生突变，造成电性失效，影响U)MOS晶体管的工作性能。
技术实现思路
本专利技术解决的问题是在阶梯式栅氧化层的制造工艺中，如何防止硅以及掺杂物 的损耗以及破坏周边元器件结构的问题。 为解决上述问题，本专利技术提供一种阶梯式栅氧化层的制造方法，包括提供半导体 衬底；在所述半导体衬底上形成掩膜层；图形化掩膜层至暴露半导体衬底；在所述露出的 半导体衬底上形成第一栅氧化层；去除掩膜层至暴露半导体衬底，在所述露出的半导体衬 底上形成第二栅氧化层。 可选地，所述掩膜层包括光刻胶层。 可选地，所述掩膜层包括衬垫层和硬掩膜层。 可选地，所述衬垫层为包括氧化硅或氮氧化硅的氧化物层。 可选地，所述氧化物层的厚度为10埃 200埃。 可选地，所述硬掩膜层为包括氮化硅的氮化物层。 可选地，所述氮化物层的厚度为400埃 1500埃。 可选地，第一栅氧化层的材质为氧化硅或氮氧化硅，第二栅氧化层的材质为氧化 硅或氮氧化硅。 可选地，所述第一栅氧化层具有比第二栅氧化层更厚的厚度。 可选地，所述第一栅氧化层和第二栅氧化层是通过沉积工艺或原位蒸汽生成工艺 而形成的。 可选地，所述原位蒸汽生成工艺所需的温度为800摄氏度 1200摄氏度。 可选地，当通过原位蒸汽生成工艺形成第一栅氧化层和第二栅氧化层时，所述第一栅氧化层在与第二栅氧化层相接的交接处呈鸟嘴状或凸缘状。 可选地，所述第一栅氧化层的厚度为400埃 1500埃，而第二栅氧化层的厚度为 10埃 200埃。 本专利技术另提供一种半导体器件，其中，在半导体衬底上具有包括第一栅氧化层和第二栅氧化层的阶梯式栅氧化层，所述第一栅氧化层具有比第二栅氧化层更厚的厚度，其中，所述第一栅氧化层在与第二栅氧化层相接的交接处呈鸟嘴状或凸缘状。 可选地，第一栅氧化层的材质为氧化硅或氮氧化硅，第二栅氧化层的材质为氧化硅或氮氧化硅。 可选地，所述第一栅氧化层和第二栅氧化层是通过原位蒸汽生成工艺而形成的。 可选地，所述原位蒸汽生成工艺所需的温度为800摄氏度 1200摄氏度。 可选地，所述第一栅氧化层的厚度为400埃 1500埃，而第二栅氧化层的厚度为 10埃 200埃。 本专利技术技术方案主要是在半导体衬底上依序形成第一栅氧化层和第二栅氧化层， 相对现有技术中先在整个半导体衬底上形成第一栅氧化层再去除部分并在露出的半导体 衬底上形成第二栅氧化层的步骤，从而避免因形成栅氧化层并再予以去除所造成的半导体 衬底内硅材质以及掺杂物浓度会减少以及场氧化层产生缺损的问题。 另外，本专利技术技术方案所形成的阶梯式栅氧化层结构，第一栅氧化层在与第二栅 氧化层相接的交接处呈鸟嘴状或凸缘状，从而使得第一栅氧化层与第二栅氧化层实现平滑 过渡，与现有技术中二个栅氧化层之间是直角阶梯状相比，可相对提高半导体器件的电学性能及良率。 附图说明 图1至图4为现有技术形成阶梯式栅氧化层的示意图； 图5为本专利技术一个实施方式中形成阶梯式栅氧化层的方法流程图； 图6至图9为按照图5所示流程形成阶梯式栅氧化层的示意图。具体实施例方式专利技术人发现，如图4所示，由于现有的阶梯式栅氧化层结构的制造工艺是先在整 个半导体衬底100上形成厚度较大的第一栅氧化层102，之后再去除部分第一栅氧化层102 并在去除掉第一栅氧化层102的半导体衬底600上形成厚度较小的第二栅氧化层104。其 中，在某些区域(即最终形成第二栅氧化层104的区域)进行了一次形成第一栅氧化层102 并再予以去除的多余步骤，由此造成半导体衬底内硅材质以及掺杂物浓度会减少、以及场 氧化层产生缺损的问题；另外，由于现有的阶梯式栅氧化层结构的制造工艺中，第一栅氧化 层102与第二栅氧化层104的交界面是呈垂直的阶梯状，电学性能会在该交界面产生突变， 从而导致最终形成的L匿OS晶体管的电学性能下降。 因此，在制造阶梯式栅氧化层结构时，为防止上述缺陷的产生，本专利技术先在所述半 导体衬底上形成掩膜层，图形化掩膜层至暴露半导体衬底，在所述露出的半导体衬底上形 成第一栅氧化层，去除掩膜层至暴露半导体衬底并在露出的半导体衬底上形成第二栅氧化 层，从而避免半导体衬底内硅材质以及掺杂物浓度会减少、以及场氧化层产生缺损的问题。 下面结合附图对本专利技术的内容进行详细说明。 如图5所示，以制造闪存存储器为例，所述阶梯式栅氧化层的制造方法包括如下 步骤 S100本文档来自技高网...

【技术保护点】
一种阶梯式栅氧化层的制造方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底上形成掩膜层；图形化掩膜层至暴露半导体衬底；在所述露出的半导体衬底上形成第一栅氧化层；去除掩膜层至暴露半导体衬底，在所述露出的半导体衬底上形成第二栅氧化层。

【技术特征摘要】

【专利技术属性】
技术研发人员：高大为，蒲贤勇，陈轶群，刘伟，谢红梅，杨广立，滕丽华，程勇，刘丽，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]