A method of forming a polysilicon gate includes forming a sacrificial layer on the substrate; the sacrificial layer is formed in the groove between the groove and the substrate with a first dielectric layer; forming a second dielectric layer of the sacrificial layer and the trench side wall and a bottom wall covering; etching the second dielectric layer. A side wall with the arc wall on the side wall of the trench; forming a polysilicon layer fills the trench and the sacrificial layer is covered; perform planarization operation, removing the sacrificial layer covering the polysilicon layer, the sacrificial layer is exposed; the sacrificial layer is removed; forming at least exposed barrier layer of polysilicon the layer fills the trench; forming a silicide on the polysilicon layer on the exposed, forming a polysilicon gate. The invention also provides a method for forming a semiconductor device, a method for forming a side wall, a polysilicon gate, a side wall and a semiconductor device. A process window that expands the formation of cobalt silicide.
【技术实现步骤摘要】
本专利技术涉及半导体制造
，特别涉及一种多晶硅栅极、侧墙、 半导体器件及其形成方法。
技术介绍
由于栅极通常具有半导体制造工艺中的最小物理尺度，以及，所述 栅极的宽度通常是晶片上最关键的临界尺寸，致使在半导体器件制造过 程中栅极的制作是流程中最关键的步骤。现有工艺中，形成多晶硅栅极的步骤通常包括如图1所示，在基底 10上形成栅介质层20;如图2所示，在所述栅介质层20上形成多晶硅层30; 如图3所示，形成图形化的多晶硅层32;如图4所示，形成至少暴露所述 图形化的多晶硅层32的阻障层40;如图5所示，至少在暴露的图形化的多 晶硅层32上形成硅化物50,形成多晶硅栅极。实践中，所述硅化物50通常选为钴化硅。但是，在工艺节点降至65 纳米及以下时，图形化的多晶硅层的临界尺寸(CD)越来越小，使得形 成所述钴化硅的工艺窗口越来越小，即，难以在暴露的图形化的多晶硅 层上形成满足产品要求的钴化硅。为在暴露的图形化的多晶硅层上形成 适应此工艺窗口的硅化物，当前，业界通常选取硅化镍替代所述钴化硅。 但是，实际生产发现，在所述多晶硅栅极中包含硅化镍时，易导致包含 所述多晶...
【技术保护点】
一种多晶硅栅极形成方法，其特征在于，包括： 在基底上形成牺牲层； 在所述牺牲层内形成沟槽，所述沟槽与基底之间夹有第一介质层； 形成覆盖所述牺牲层及所述沟槽侧壁及底壁的第二介质层； 刻蚀所述第二介质层，在所述沟槽侧壁形 成具有弧面壁的侧墙； 形成填充所述沟槽并覆盖所述牺牲层的多晶硅层； 执行平坦化操作，去除覆盖所述牺牲层的多晶硅层，暴露所述牺牲层； 去除所述牺牲层； 形成至少暴露填充所述沟槽的多晶硅层的阻障层； 在暴露的所述多 晶硅层上形成硅化物，形成多晶硅栅极。
【技术特征摘要】
【专利技术属性】
技术研发人员：张海洋，张世谋，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：11[中国|北京]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。