半导体器件及半导体器件形成方法技术

本发明专利技术提供了一种形成其中内嵌了Ｌ形间隙壁的半导体器件的方法及该半导体器件。该方法包含在衬底的栅极区的每侧上界定Ｌ形间隙壁，以及将所述Ｌ形间隙壁嵌入氧化物层，使得所述氧化物层从所述Ｌ形间隙壁的横向边缘在所述衬底上延伸预定距离。并且除去氧化物层以暴露该Ｌ形间隙壁。

【技术实现步骤摘要】

本专利技术涉及半导体器件以及使用嵌入的L型间隙壁形成这种器件的方法。
技术介绍
理论和经验研究已经证明，当对晶体管的导电沟道区施加足够幅度的应力以在其中产生应变时，金属氧化物半导体场效应晶体管(MOSFET)内载流子的迁移率可以大幅增加。因此已经有人提出，通过对沟道区施加应力增强层来提高MOSFET的性能。大部分现有方法需要使用多个间隙壁和多个蚀刻步骤。不幸的是，使用多个间隙壁会产生显著的工艺成本并使用多个蚀刻步骤，尤其是当蚀刻在硅层内产生显著的凹陷并且/或者蚀刻掉硅化物时，这会导致晶体管性能降低。因此，需要能够克服和/或减轻现有方法的一个或多个上述和/或其他负面效果的方法。
技术实现思路
提供了一种形成半导体器件的方法。该方法包含在衬底的栅极区的每侧上定义L形间隙壁并将该L形间隙壁嵌入氧化物层中，使得该氧化物层从该L形间隙壁的横向边缘在衬底的部分上延伸了预定的距离。还提供了一种形成半导体器件的方法，该方法包含在栅极区和半导体衬底上沉积第一氧化物层；在该第一氧化物层上沉积氮化物层；在该氮化物层上沉积第二氧化物层；蚀刻该第一氧化物层、第二氧化物层以及氮化物层，从而在该栅极区的每侧上形成L形间隙壁；以及，在该L形间隙壁上沉积第三氧化物层，使得该第三氧化物层从该L形间隙壁的横向边缘的预定距离覆盖该半导体衬底的部分。提供了一种半导体器件，包含栅极区、L形间隙壁、源-漏区以及硅化物区。该栅极区位于半导体衬底上。该L形间隙壁定义于该栅极区的至少一侧上并包含横向边缘。该源-漏区具有与该横向边缘距离小于约±200埃的边缘。该硅化物区具有与该横向边缘基本上共面的边缘。通过下述详细描述、附图和权利要求，本领域技术人员将了解并理解本专利技术的上述和其他特征及优点。附图说明图1为示意图，示出了在栅极区的对立侧上使用附加氧化物层形成一对L形间隙壁之后，根据本专利技术的半导体器件的剖面示意图；图2示出了将L形间隙壁嵌入氧化物层之后的图1的半导体器件；图3示出了经过蚀刻工艺以除去氧化物层之后的图2的半导体器件；图4示出了在离子注入以界定离子注入区期间的图3的半导体器件；图5示出了在退火该注入区以界定源-漏区之后的图4的半导体器件；图6示出了除去氧化物层残余部分之后的图5的半导体器件；图7示出了形成硅化物区之后的图6的半导体器件；以及图8示出了沉积应力层之后的图7的半导体器件。具体实施例方式现在参考附图，具体地参考图1至8，描述根据本专利技术的制造半导体器件10的方法的示范性实施方案。如图1所示，半导体器件10包含衬底12、栅极区14、位于该栅极区的对立侧上的一对L形间隙壁16、以及该L形间隙壁上的第二氧化物26。出于清楚的目的，半导体器件10被示意性地示成具有一个栅极区14。当然，可以想到，本专利技术的半导体器件10包含任何数目的栅极区，且部分或全部这些栅极区具有L形间隙壁16。栅极区14包含栅电介质18和交叠该栅电介质的栅材料20。栅电介质18可以是传统的氧化物、氮氧化物、其他高k材料或其任意组合。栅材料20优选地为多晶硅，但可包含任何导电材料。衬底12优选地为硅，但可以是任何半导体材料或包含至少一种半导体材料的分层衬底。各个L形间隙壁16包含第一氧化物层22和氮化物层24。此外，L形间隙壁16可包含在处理期间置于其上的第二氧化物层26。第一氧化物层22和第二氧化物层26可由许多形式的氧化硅制成，例如但不限于低温氧化物(LTO)、四乙基正硅酸盐(TEOS)氧化物、高密度等离子体(HDP)氧化物、原子层沉积(ALD)氧化物、热氧化物及其任意组合。氮化物层24可由下述材料制成，例如但不限于，快速热化学气相沉积(RTCVD)氮化物、等离子体增强化学气相沉积(PECVD)氮化物、液相化学气相沉积(LPCVD)氮化物、高密度等离子体(HDP)氮化物、原子层沉积(ALD)氮化物及其任意组合。在本专利技术的方法期间，第一氧化物层22沉积在栅极区14上。接着，氮化物层24沉积在第一氧化物层22上，且第二氧化物层26沉积在该氮化物层上。最后，该氧化物和氮化物层22、24、26被蚀刻以提供如图1所示的L形间隙壁16。例如，可以使用反应离子蚀刻(RIE)形成L形间隙壁16。L形间隙壁16具有垂直部分和水平部分，其中该水平部分形成在衬底12的一部分上，该垂直部分形成在栅极区14的壁上。有利地，本专利技术的方法将L形间隙壁16嵌入到第三氧化物层28中，如图2所示。例如，沉积第三氧化物层28，使得衬底12的一部分30被该第三氧化物层覆盖。因此，部分30在从L形间隙壁16的横向边缘32延伸了预定距离。优选地部分30从横向边缘32延伸了多达约600埃的预定距离，更优选地介于约200至约400埃之间。在沉积第三氧化物层28之后，第三氧化物层被蚀刻以显露多晶硅栅极材料20的上部分34，如图3所示。例如，可以使用反应离子蚀刻(RIE)除去部分的第三氧化物层28。如图4所示，半导体器件10经过已知的离子注入工艺36以在衬底12内界定离子注入区38。有利地，第三氧化物层28覆盖衬底12的部分30，使得这些部分对工艺36屏蔽。按照这种方式，离子注入区38被界定为距横向边缘32的预定距离。在离子注入工艺36之后，半导体器件10经过已知的退火工艺，从而将离子注入区38内注入的离子扩散，从而在衬底12内界定源-漏区40。如图5所示，源-漏区40具有边缘42，该边缘42与横向边缘32的距离小于约±200埃。在一些实施方案中，边缘42和横向边缘32共面。在界定源-漏区40之后，第二氧化物层26和第三氧化物层28被除去，如图6所示。例如，可以使用反应离子蚀刻(RIE)除去第二氧化物层26和第三氧化物层28。可以看出，先前被第三氧化物层28覆盖的衬底12的部分30现在通过除去第三氧化物层而被暴露。因此，半导体器件10可以被暴露于已知工艺，从而在衬底12的暴露表面上界定硅化物接触44，如图7所示。这样，可以使用与横向边缘32基本上共面的内边缘46界定硅化物接触44。有利地，可以界定硅化物接触44而无需后续的蚀刻步骤，已知该蚀刻步骤将损伤硅化物接触。因此，半导体器件10包含具有与横向边缘32基本上共面的内边缘46的硅化物接触44，其中该硅化物接触没有蚀刻所引起的损伤。为了引起和/或增强该沟道内的应力，半导体器件可包含通过已知工艺沉积在其上的应力增强层48，如图8所示。应力增强层优选地包含CA氮化物，例如但不限于快速热化学气相沉积(RTCVD)氮化物、等离子体增强化学气相沉积(PECVD)氮化物、高密度等离子体(HDP)氮化物及其任意组合。本领域技术人员将理解，在不离开本专利技术的范围的情况下，可以对本专利技术进行各种改变以及替换等同特征。此外，在不脱离本专利技术的范围的情况下，可以进行许多修改以适应特定情形或材料。本专利技术并不受到所公开的具体实施方案的限制，相反本专利技术包含落在权利要求的范围内的所有实施方案。本文档来自技高网...

【技术保护点】
一种形成半导体器件的方法，包含：在衬底的栅极区的每侧上界定Ｌ形间隙壁；以及将所述Ｌ形间隙壁嵌入氧化物层中，使得所述氧化物层从所述Ｌ形间隙壁的横向边缘在所述衬底的部分上延伸预定距离。

【技术特征摘要】
US 2005-11-29 11/164,5671.一种形成半导体器件的方法，包含在衬底的栅极区的每侧上界定L形间隙壁；以及将所述L形间隙壁嵌入氧化物层中，使得所述氧化物层从所述L形间隙壁的横向边缘在所述衬底的部分上延伸预定距离。2.权利要求1所述的方法，其中所述预定距离多达约600埃。3.权利要求1所述的方法，其中所述预定距离介于约200至约400埃之间。4.权利要求1所述的方法，进一步包含蚀刻所述氧化物层以显露所述栅极区的顶部以及所述L形间隙壁的顶部；以及将离子注入所述衬底中，从而在所述氧化物层的对立侧界定注入区。5.权利要求4所述的方法，进一步包含退火所述注入区以界定源-漏区，所述源-漏区分别具有与所述横向边缘距离小于约200埃的边缘。6.权利要求5所述的方法，其中所述边缘与所述横向边缘共面。7.权利要求5所述的方法，进一步包含除去所述氧化物层；以及形成硅化物区，所述硅化物区具有与所述横向边缘基本上共面的内边缘。8.权利要求7所述的方法，进一步包含在所述硅化物区、所述L形间隙壁、以及所述栅极区的所述顶部上沉积氮化物应力层。9.一种形成半导体器件的方法，包含在栅极区和半导体衬底上沉积第一氧化物层；在所述第一氧化物层上沉积氮化物层；在所述氮化物层上沉积第二氧化物层；蚀刻所述第一氧化物层、所述第二氧化物层以及所述氮化物层，从而在所述栅极区的每侧上形成L形间隙壁；以及在所述L形间隙壁上沉积第三...

【专利技术属性】
技术研发人员：骆志炯，郑阳伟，阿图尔C阿吉梅拉，
申请(专利权)人：国际商业机器公司，特许半导体制造有限公司，
类型：发明
国别省市：US[美国]