浅沟槽结构制作方法技术

一种浅沟槽结构制作方法，包括：提供半导体衬底，在所述半导体衬底上形成浅沟槽；在所述浅沟槽内形成氧化物牺牲层；去除所述氧化物牺牲层；在所述浅沟槽内形成衬底氧化层；在所述衬底氧化层上形成用于填充浅沟槽的填充氧化层。通过本技术方案，可使得浅沟槽在形成过程中其顶端转角得以圆化，改善浅沟槽内的应力环境，避免后续工艺对浅沟槽的破坏，提高半导体器件的电学性能，提升半导体产品的良率。

【技术实现步骤摘要】

本专利技术涉及半导体制作
，特别涉及。
技术介绍
半导体集成电路的发展方向为增加密度与縮小元件。在集成电路制作中，隔离结 构是一种重要技术，形成在硅基底上的元件必须与其他元件隔离。随着半导体制作技术的 进步，浅沟槽隔离(Shallow Trench Isolation,STI)技术已经逐渐取代了传统半导体器件 制作所采用的如局部硅氧化法(LOCOS)等其他隔离方法。 现有浅沟槽隔离结构的制作方法一般包括在高温氧化炉管内氧化硅晶圆，在硅 衬底上形成衬垫氧化层(Pad Oxide)和氮化硅层(Nitride)，再进行浅沟槽蚀刻，之后在 浅沟槽的底部及侧壁以热氧化工艺形成衬底氧化层(Liner)，并以例如低压化学气相淀积 (LPCVD)工艺或高浓度等离子_化学气相沉积(HDP-CVD)工艺在所述衬底氧化层上形成用 于填充浅沟槽的填充氧化层，接着以化学机械研磨(CMP)技术去除表面多出的材料，并以 氮化硅层作为研磨终止层，留下一平坦的表面，最后再将氮化硅层和衬垫氧化层去除，以供 后续工艺的制作。 由于现有技术中，浅沟槽是利用蚀刻工艺形成的，其各转角大多呈尖锐状，所述浅 沟槽的形状不仅影响后续沟槽的填充效果，而且尖锐的浅沟槽转角还容易引起边缘漏电， 使得器件电学性能下降。另外，浅沟槽进行填充采用的是化学气相淀积(CVD)工艺，特别 是高浓度等离子-化学气相沉积(HDP-CVD)工艺，而在浅沟槽的底部及侧壁形成的衬底氧 化层由于厚度较小，一般例如为30埃至200埃。在形成填充氧化层的过程中，等离子体会 不断轰击衬底氧化层，特别是对于衬底氧化层中位于浅沟槽各转角处的呈尖锐状的那一部 分，受到等离子体侵蚀会更加明显，膜层厚度会被磨薄，甚至会出现被穿破并进而破坏位于 衬底氧化层之下的硅衬底的情形，产生漏电流，降低浅沟槽的隔离特性，从而导致最终形成 的半导体器件的质量下降。
技术实现思路
本专利技术解决的问题是提供一种，避免了现有技术中由于多晶 硅层表面沾染的杂质影响产品良率的问题。 为解决上述问题，本专利技术提供一种，包括提供半导体衬底， 在所述半导体衬底上形成浅沟槽；在所述浅沟槽内形成氧化物牺牲层；去除所述氧化物牺 牲层；在所述浅沟槽内形成衬底氧化层；在所述衬底氧化层上形成用于填充浅沟槽的填充 氧化层。 可选地，形成所述氧化物牺牲层的方法为热氧化工艺。 可选地，所述热氧化工艺包括原位蒸汽生成工艺。 可选地，形成所述氧化物牺牲层的温度条件为800摄氏度至1200摄氏度。 可选地，所述氧化物牺牲层的厚度为30埃至200埃。 可选地，所述氧化物牺牲层的材料为氧化硅。 可选地，形成氧化物牺牲层的次数为至少二次。 可选地，去除所述氧化物牺牲层的方法为干法蚀刻工艺或湿法蚀刻工艺。 可选地，形成所述衬底氧化层的方法为热氧化法。 可选地，形成填充氧化层的方法为高浓度等离子-化学气相沉积工艺。 与现有技术相比，本专利技术技术方案在制作浅沟槽结构工艺中在浅沟槽内形成衬底氧化层之前额外增加了在浅沟槽内形成氧化物牺牲层并于后续再予以去除的工艺步骤，使得浅沟槽各转角得以圆化，改善浅沟槽内的应力环境，避免在执行后续工艺制作时对浅沟槽(特别是顶端转角)的破坏，提高半导体器件的电学性能，进而提升半导体产品的良率。附图说明 图1为根据本专利技术实施方式中的流程图； 图2至图6为根据图1流程制作浅沟槽结构的结构示意图。具体实施例方式专利技术人发现，在制作浅沟槽结构时，浅沟槽各转角呈尖锐状，且在后续利用 HDP-CVD工艺形成填充氧化层时，由于HDP具有一定的刻蚀能力，等离子体对衬底氧化层造 成轰击，且衬底氧化层厚度较小，特别是浅沟槽各转角位置处的衬底氧化层也呈尖锐状，因 此衬底氧化层在等离子体轰击下非常容易被破坏，导致填充氧化层直接与浅沟槽内的硅衬 底接触，使得浅沟槽内的应力变化，甚至会破坏浅沟槽内的晶格，使晶格产生缺陷，从而导 致半导体器件的电学性能下降。 因此，在制作半导体器件时，为防止上述缺陷对产品良率的影B向。本专利技术提供一种 ，包括提供半导体衬底，在所述半导体衬底上形成浅沟槽；在所述浅 沟槽内形成氧化物牺牲层；去除所述氧化物牺牲层；在所述浅沟槽内形成衬底氧化层；在 所述衬底氧化层上形成用于填充浅沟槽的填充氧化层。额外增加了在浅沟槽内形成氧化物 牺牲层并于后续再予以去除的工艺步骤，使得浅沟槽各转角得以圆化，改善浅沟槽内的应 力环境，避免后续工艺对衬底氧化层和硅衬底的破坏，提高半导体器件的电学性能，进而提 升半导体产品的良率。 本专利技术提供一种，包括提供半导体衬底，所述半导体衬底形成有浅沟槽；在所述浅沟槽内形成氧化物牺牲层；去除所述氧化物牺牲层；在所述浅沟槽内形成衬底氧化层。与现有技术相比，使得浅沟槽顶端转角得以圆化，改善浅沟槽内的应力环境，避免后续执行高密度等离子体化学气相沉积及化学机械研磨时对浅沟槽(特别是顶端转角)的破坏，从而表面半导体器件电学性能的下降。 为此，如图1所示，所述包括如下步骤 S100，提供半导体衬底，在所述半导体衬底上形成浅沟槽。 S102 ，在所述浅沟槽内形成氧化物牺牲层。 S104，去除所述氧化物牺牲层。 S106，在所述浅沟槽内形成衬底氧化层。 S108，在所述衬底氧化层上形成用于填充浅沟槽的填充氧化层。 下面结合附图对本专利技术的内容进行详细说明。 执行步骤S100，提供半导体衬底，在半导体衬底200上依序形成衬垫氧化层201、 氮化硅层202和浅沟槽203，形成如图2所示的结构。 其中，所述半导体衬底200为形成有半导体器件的硅、形成有半导体器件的绝缘体上硅(SOI)、或者为形成有半导体器件的II-VI或者III-V族化合物半导体。 衬垫氧化层201的材质一般为氧化硅。在现有技术中，形成衬垫氧化层201的工艺是热氧化法，即在高温环境下，将半导体衬底200暴露在含氧环境中。该工艺通常在炉管中实现。通常形成的衬垫氧化层201的厚度都在几十埃左右，例如约50埃至250埃厚。因形成衬垫氧化层201的工艺已为本领域技术人员所熟知，故在此不再赘述。 在衬垫氧化层201上形成氮化硅层202。所述氮化硅层202的材质为氮化硅。在现有技术中，形成氮化硅层202的方法例如是化学气相淀积工艺(CVD)。在本实施例中，形成的氮化硅层202的厚度大约为1000埃 2000埃。因形成氮化硅层202的工艺已为本领域技术人员所熟知，故在此不再赘述。 接着，进行蚀刻以形成浅沟槽203，浅沟槽203是用于对半导体衬底200所形成的 栅极结构(未予以图示)进行电隔离。在现有技术中，形成浅沟槽203的方法是微影蚀刻 工艺，具体来讲，是通过非等向性蚀刻，并且以含有HBr、Cl与C^为反应气体而形成的。形 成的浅沟槽203的深度一般为0. 4um至0. 5um深。因形成浅沟槽203的工艺已为本领域技 术人员所熟知，故在此不再赘述。 接着执行步骤S102，在浅沟槽203内形成氧化物牺牲层204，形成如图3所示的结 构。 氧化物牺牲层204是形成在浅沟槽203的底部和侧壁上。氧化物牺牲层204的材 质为氧化硅。在现有技术中，氧化物牺牲层204可以例如是热氧化法，即在高温环境下，将 半导体衬底200暴露在含氧环境中。优选地，可以是原位蒸汽生成工艺(ISSG)，本文档来自技高网...

【技术保护点】
一种浅沟槽结构制作方法，其特征在于，包括：提供半导体衬底，在所述半导体衬底上形成浅沟槽；在所述浅沟槽内形成氧化物牺牲层；去除所述氧化物牺牲层；在所述浅沟槽内形成衬底氧化层；在所述衬底氧化层上形成用于填充浅沟槽的填充氧化层。

【技术特征摘要】

【专利技术属性】
技术研发人员：韩秋华，杜珊珊，黄怡，赵林林，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]