降低沟槽隔离漏电的方法技术

本发明专利技术公开了一种降低沟槽隔离漏电的方法，１．通过光刻的方法在硅片上定义沟槽的位置；２．在硅衬底上刻蚀出沟槽；３．对刻蚀的区域用化学药液进行清洗；４．在高温炉管生长衬垫氧化层；５．在惰性气体中进行高温快速热退火，并快速冷却；６．在惰性气体中进行低温退火；７．采用高密度等离子化学气相淀积的方法填充氧化物；８．退火致密化；９．进行化学机械抛光去除不需要的氧化物。本发明专利技术的降低沟槽隔离漏电的方法能够降低缺陷密度，提高氧化物质量，并且兼容现有工艺和设备。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，特别涉及半导体制造领域中。
技术介绍
随着半导体特征尺寸的进一步縮小，沟槽隔离(Trenchlsolation，以下简称TI) 工艺被普遍采用。如图1所示，常规的浅沟槽隔离(ShallowTrenchlsolation，以下简称 STI)集成工艺包括以下几个步骤首先，在原始硅片上通过光刻确定图形；其次，利用反 应离子刻蚀，在硅衬底上刻蚀定义出一个沟槽；再次，采用化学药液清洗去除刻蚀副产物、 颗粒和表面的不希望存在的微量元素，之后进入高温炉管生长一层氧化层以消除刻蚀带 来的硅衬底的损伤；第四步，接着用高密度等离子化学气相沉积(High Density Plasma Chemical V即or D印osition，下简称HDPCVD)的方法填充氧化物；第五步，在高温下致密 化；第六步，用化学机械抛光(Chemical Mechanical Polish,下简称CMP)去除不需要的氧 化物以平坦化，在这之后再进行后续集成电路的加工工艺。 但是现在这个常规的隔离工艺遇到了瓶颈——漏电，漏电主要来源于制造工艺中 产生的硅衬底缺陷，所以降低硅衬底的缺陷是降低漏电的主要方法。而硅衬底的缺陷来源 主要有两个 第一种缺陷来源是原始硅片的制作过程中产生的原生缺陷。原始硅片制作一般采 用直拉法在石英坩锅中完成，过程中不断有氧气氛渗入硅内，同时硅单晶的冷却一般都大 于热平衡速度，所以导致最终的硅片中存在超过合理浓度的氧杂质和体缺陷。所形成的体 缺陷如图3a所示。图3a的B处为氧与空位作用产生氧沉淀(0 precipitates)，由于体积膨 胀引入间隙，导致产生位错(dislocation)和图3a的A处所示的层错(Stack Fault，简称 SF)，但同时氧沉淀也可以吸附金属杂质；其他空位达到一定浓度会聚集形成体内和表面空 洞，如原生缺陷(Crystal-Originated-Particle，下简称COP)，附图3a的C处为近表面的 C0P，D处为体内的C0P。还会产生块状缺陷(Micro-Bulk-Defect，下简称BMD)等等。这些 氧沉淀和位错层错以及空洞缺陷在随后的集成电路加工工艺中继续发展，如果扩散到电路 工作区域，就是成为重要的漏电来源。如图3b所示，另一方面由于一些加工工艺，如沟槽隔 离工艺导致表面形貌变化，一些原来位于体内的缺陷逐渐显露到硅片表面，原来在图3a中 位于体内的缺陷，层错、氧沉淀、原近表面COP都成为硅片表面的缺陷，这又形成一个漏电 的来源。 第二个重要的缺陷来源在于后续集成电路加工中不恰当的制造工艺引入的位于 硅衬底和硅与氧化层界面的缺陷，主要的缺陷有氧化诱生堆垛层错(Oxide Induced Stack Fault，简称0SF)和位错。如图2所示，在其中的F、G和H的位置的位错和层错会造成很大 的漏电。其中位置F为N型掺杂区与P型硅衬底的PN结界面，G和H均为沟槽的下部转角 氧化硅与硅的界面，其中C贯穿了整个下角。 产生这些缺陷的主要原因是STI工艺的引入。如附图4a-4d是STI传统工艺流程3截面示意图。如图4a所示，原始硅片经过反应离子刻蚀形成沟槽，图中M和N位置为内外 转角，此处是应力集中的部位，也是将来产生大量位错和层错的主要部位，同时，由于沟槽 内表面长时间暴露在等离子体下，等离子体产生的远紫外光辐照穿透表面在硅片内部产生 一些辐照缺陷，如空位和间隙对，使表面产生很浅的一个等离子体损伤层。 为了消除表面的等离子体损伤和内部的空位缺陷，各种方法被引入。如图4b，在沟 槽刻蚀后高温炉管氧化，将表面损伤转变成一层非晶的氧化层，在这个过程中由于硅材料 氧化，变成氧化硅，材料的变化使体积膨胀大约2. 25倍，同时向衬底注入大量间隙。于是接 下来用HDPCVD的方法填充氧化物和高温下致密化，由于硅的热膨胀系数大约比二氧化硅 大十倍，所以当高温冷却下来时，硅衬底收縮量远远大于氧化物，导致图4c中位置P为张应 力，Q为压应力。由于张应力会聚集大量空位，因此在图4c中位置Q处的空位浓度高于其 他地方。在某些严重的情况下，应力最为集中的地方_转角处，如图4a中位置M处位错和 层错就产生了。 这两方面的缺陷不利于避免产生漏电。但是，大量研究已经证明，如果仅仅是这些 缺陷还不容易产生大的漏电，只有当这些缺陷处聚集了大量的金属杂质分布之后才会产生 显著的漏电。 原始硅片厂商常常对原始硅片进行固溶吸杂处理，常用的方法是1200摄氏度2小 时，加800摄氏度4小时以及1000摄氏度16小时的热处理。第一步使氧充分溶解，当冷却 下来时，第二步将使由过饱和的间隙氧导致的氧沉淀孕育形核，第三步在高温下使氧沉淀 缓慢析出，氧沉淀可以吸附金属杂质，发挥本征吸杂作用。经过处理的硅片，氧沉淀位于工 作区域下方，从硅片表面到内部形成一层洁净区。但是这种应用于没有图形的原始硅片的 处理方法不能够应用在有图形的硅片上，而且现有方法耗时长，成本高，并且其得到的洁净 区宽度很厚，而且厚度可控性很差。
技术实现思路
本专利技术所要解决的技术问题是提供一种，能够降低缺陷密度，提高氧化物质量，并且兼容现有工艺和设备。 为解决上述技术问题，本专利技术的技术方案是，第一步，通 过光刻的方法在硅片上定义沟槽的位置；第二步，在硅衬底上刻蚀出沟槽；第三步，对刻蚀 的区域用化学药液进行清洗；第四步，在高温炉管生长衬垫氧化层；第五步，在惰性气体中 进行高温快速热退火，并快速冷却；第六步，在惰性气体中进行低温退火；第七步，采用高 密度等离子化学气相淀积的方法填充氧化物；第八步，退火致密化；第九步，进行化学机械 抛光去除不需要的氧化物。 作为本专利技术的进一步改进是，第五步中高温快速热退火并快速冷却的工艺为一次 或一次以上。 作为本专利技术另一种进一步改进是，第五步中退火温度大于1050摄氏度，冷却时降 温速度大于50摄氏度每秒。 本专利技术，使硅片空位浓度从表面到体内呈现逐渐增加的 分布，体内形成氧沉淀，而表面形成一个洁净区，大大降低了表面硅原生和刻蚀诱生的缺陷 密度，改善了最终电路的可靠性。附图说明 下面结合附图和实施例对本专利技术作进一步详细的说明 图1为传统沟槽隔离工艺流程图； 图2为传统沟槽隔离工艺后缺陷位置示意图； 图3为原始硅片中的缺陷以及在后续处理中的变化示意图； 图4为传统沟槽隔离工艺流程结构示意图； 图5为沟槽内空位浓度的理想分布和最终硅片缺陷分布关系示意图； 图6为本专利技术工艺流程示意图； 图7为专利技术工艺流程中快速退火气氛对于电路静态漏电的影响； 图8为采用本专利技术与原传统工艺流程的电路静态漏电比较。具体实施例方式为了降低漏电，除了降低缺陷密度，还要减少金属杂质在这些地方的聚集，这就要 用到本征内吸杂工艺。氧沉淀是一种有效的本征吸杂工艺，由于氧高的电负性使它在与硅 争夺金属杂质的过程中占了上风，如果氧沉淀位于有源区或者电流实际工作回路之外，金 属杂质就也被氧以沉淀的方式固定下来，不会对电路的漏电产生灾难性的影响，同时提高 了氧化层的质量，提高了可靠性。 因此如何使氧沉淀位于有源区或者电流实际工作回路之外是降低漏电的重要方 法。大量的研究表明，氧沉淀与空位浓度成正比，空位浓度越高，氧沉淀越容易发生。如果 能形成一个如本文档来自技高网...

【技术保护点】
一种降低沟槽隔离漏电的方法，其特征在于，包括以下步骤：第一步，通过光刻的方法在硅片上定义沟槽的位置；第二步，在硅衬底上刻蚀出沟槽；第三步，对刻蚀的区域用化学药液进行清洗；第四步，在高温炉管生长衬垫氧化层；第五步，在惰性气体中进行高温快速热退火，并快速冷却；第六步，在惰性气体中进行低温退火；第七步，采用高密度等离子化学气相淀积的方法填充氧化物；第八步，退火致密化；第九步，进行化学机械抛光去除不需要的氧化物。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈俭，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：31[中国|上海]