内含自动复位电路的集成电路芯片制造技术

一种内含自动复位电路的集成电路芯片，包括差位电压产生模块（１）、电压检测模块（２）、延时模块（３）和整形模块（４）；差位电压产生模块（１）的输入端连接直流电源Ｖｄｄ，其输出端和电压检测模块（２）的输入端电连接；电压检测模块（２）的输出端输出电压至延时模块（３），延时模块（３）和整形模块（４）电连接输出整形后的复位信号即输出电压Ｖｏｕｔ成为达到使电路稳定工作要求的负阶跃信号。本发明专利技术的有益效果在于，没有采用传统ＲＣ结构，没有使用电容，解决了复位电路难于集成的问题，使得自动复位电路能够集成到芯片内部，避免从外部接入复位信号的麻烦，满足了半导体集成电路高度集成化的要求；且简化了电路设计，提高了整个电路的稳定性。

【技术实现步骤摘要】

本专利技术涉及数字电路电性能的性能测试装置，尤其涉及半导体集成电 路的自动复位电路，特别是涉及内含自动复位电路的集成电路芯片。
技术介绍
现有技术半导体集成电路一般都包括自动复位电路，目的是防止加电 时电路出现不稳定状态，导致整个或者部分集成电路工作不正常。一般情况下，电源施加于 电路没有达到预定电压时，自动复位电路会提供一个复位信号来初始化半导体集成电路中 的各个模块，当电源电压达到正常工作电压时，即撤销复位信号。自动复位电路的另外一个 作用是使集成电路能够在不稳定的工作电源电压下稳定工作。而随着搭载半导体集成电路 的IC卡的普及，自动复位电路更成为集成电路中不可或缺的部分。IC卡的应用主要是通过 电磁感应方式从外界获得电源电压，不能提供大容量功率的功能应用，并且不能稳定供电， 所以，这种IC卡在开始加电及加电过程中要求复位电路工作高度可靠。图7所示是现有技术RC结构的复位信号产生电路，现有技术集成电路中的复位电 路技术基本上都是基于这种结构设计的。这种复位信号产生电路中，电容的使用会在集成 电路中占用很大的芯片面积，因此，在集成电路设计中，都避免将电容集成在芯片中。图8 所示是现有技术另外一种复位电路结构原理框图。随着半导体集成电路技术的不断发展， 尤其是系统芯片(SYSTEM-ON-A-CHIP，简称SoC)设计概念的提出，实现一种能够集成于芯 片内的自动复位电路变得十分关键和重要，而现有技术复位电路采用电容的设计使其集成 于芯片内比较困难，为了与SoC设计相适应，也为使如前述IC卡的设计应用能够更加简单 方便，设计一种无电容并能集成于芯片内的自动复位电路显得十分迫切。
技术实现思路
本专利技术要解决的技术问题在于避免上述现有技术的不足之处，而对现 有技术做进一步的改进，提出一种无电容且能够集成于芯片内的自动复位电路。本专利技术为解决所述技术问题而提出的技术方案是，设计一种内含自动复位电路的 集成电路芯片，所述集成电路本体和内含于其中的自动复位电路，该自动复位电路又顺序 电连接的差位电压产生模块、电压检测模块和整形模块；电源电压Vdd作为输入电压施加于 所述差位电压产生模块上，尤其是，加电时，所述差位电压产生模块输出的差位电压Vl随 电源电压Vdd逐渐上升而同步上升，但始终低于所述电源电压Vdd —个差量Δ V,直至所述Vdd 达到稳定值，所述差位电压产生模块输出的差位电压Vl也达到稳定值，但仍小于电源电压 Vdd 一个差量Δ V ；所述差位电压产生模块输出的差位电压Vl作为电压检测模块的输入信 号，在该差位电压Vl增大至一定数值时，所述电压检测模块的输出电压V2由原先达到的电 源电压Vdd值翻转跌落至零；所述电压检测模块的输出电压V2作为整形模块的输入电压，经 过该整形模块整形后，输出电压Vout成为达到使电路稳定工作要求的负阶跃信号。根据需要，本专利技术还可以包括延时模块，电连接于电压检测模块、整形模块之间。所述延时模块包括偶数个顺序串联的反相器，为保证所需延迟时间，所述反相器 中所用PMOS管和NMOS管都应选用较大规格的。所述差位电压产生模块由至少一个PMOS管Pl和一个电阻R串联组成，该PMOS管 Pl的源级和直流电源Vdd连接，栅极与漏极相连构成二极管连接方式；电阻R连接于PMOS管 Pl的漏极和电源地之间，从所述PMOS管Pl漏极和电阻R的连接处引出该模块的输出端。所述电压检测模块由PMOS管和NMOS管串联组成；PMOS管的源极和直流电源VDD 连接，NMOS管的源极接电源地；PMOS管的漏极和NMOS管的漏极电连接；所述PMOS管和NMOS 管的栅极并联连接为所述电压检测模块的输入端，并和所述差位电压产生模块的输出端电 连接。所述电压检测模块包括顺序串联连接的至少两个PMOS管P1、P2和至少三个NMOS管Ni、N2、N3 ；所述PMOS管P2的源极和直流电源Vdd连接；所述P2的漏极与P3的源极电 连接；Nl的漏极与P3的漏极电连接，N2的漏极和m的源极电连接，N3的漏极和N2的源极 电连接，N3的源极接电源地，从所述PMOS管P3的漏极和所述NMOS管m的漏极连接处引 出所述电压检测模块的输出端。所述整形模块包括顺序串联的第一级反相器和第二级反相器。所述第一级反相器和第二级反相器均至少包括一个PMOS管和一个NMOS管；所述 第一级反相器包括PMOS管P4和NMOS管N4，PMOS管P4的源极和直流电源Vdd连接，P4的漏 极与N4的漏极电连接并从连接处引出该第一级反相器输出端，P4的栅极与N4的栅极电连 接构成该第一级反相器的输入端并与电压检测模块的输出端电连接，N4的源极接地；所述 第二级反相器包括PMOS管P5和NMOS管N5，PMOS管P5的源极和直流电源Vdd连接，P5的 栅极与N5的栅极电连接构成该第二级反相器的输入端并与第一级反相器输出端电连接， N5的源极接地，P5的漏极与N5的漏极电连接并从该连接处引出复位信号V,es亦即输出信巧 V0Ut。所述第一、二级反相器所用的PMOS管和NMOS管，都要求是小规格的，以便获得良 好的整形效果。所有所述各模块中使用的PMOS管都要求衬底连接电源输入节点，使用的NMOS管 则要求其衬底连接电源地节点。与现有技术相比较，本专利技术具有以下有益效果1、所述复位电路可集成于芯片内部。相比现有技术采用R-C的复位电路，本专利技术 基于CMOS技术设计，没有使用电容，从而解决了难于集成的问题，使得自动复位电路能够 集成到芯片内部，避免从外部接入复位信号的麻烦，满足了半导体电路大规模和超大规模 集成化的需要；2、简化了电路设计，提高了整个电路的稳定性。由于本专利技术复位电路采用了基于 CMOS技术设计，电路使用的器件比现有技术少，图7所示是现有技术复位电路电原理图，在 最简化的电路结构设计下，仍然采用了两个施密特触发器、三个反相器、两个与门和一个或 门(多于20个MOS管)以及两个电阻和两个电容，相比现有技术，本专利技术复位电路设计仅 采用十个MOS管和一个电阻，显然，本专利技术电路结构上相比现有技术简单，进一步简化了电 路设计；且本专利技术产生的复位信号脉冲的有效宽度大于传统复位信号脉冲的有效宽度，力口 之复位信号的输出经过产生、检测、延时和整形诸过程，整个电路的稳定性大大提高。附图说明图1是本专利技术集成于芯片内的自动复位电路优选实施例的原理框图；图2是所述本专利技术的电原理图；图3是现有技术电路输出的理想复位信号时序图4是本专利技术所述优选实施例输出的复位信号时序图；图5是所述优选实施例各模块输出端电压的仿真时序图；图6是所述优选实施例电路输出电压波动仿真时序图；图7是现有技术RC结构复位电路核心模块电原理图；图8是现有技术另一种复位电路结构的原理框图。具体实施方式以下结合附图所示之优选实施例作进一步详述。图1示出了本专利技术优选实施例可集成于芯片内的自动复位电路的原理框图，为了 达到比较大的延迟，使用了延时模块3，该模块一定情况下也可以不使用。所述自动复位电 路由差位电压产生模块1、电压检测模块2、延时模块3和整形模块4组成，四个模块的输 入、输出端顺序电连接，其中，差位电压产生模块1的输入端连接直流电源Vdd，其输出端和 电压检测模块2的输入端电连接；电压检测模块本文档来自技高网...

【技术保护点】
一种内含自动复位电路的集成电路芯片，所述集成电路本体和内含于其中的自动复位电路，该自动复位电路又顺序电连接的差位电压产生模块（１）、电压检测模块（２）和整形模块（４）；电源电压Ｖ↓［ｄｄ］作为输入电压施加于所述差位电压产生模块（１）上，其特征在于：加电时，所述差位电压产生模块（１）输出的差位电压Ｖ１随电源电压Ｖ↓［ｄｄ］逐渐上升而同步上升，但始终低于所述电源电压Ｖ↓［ｄｄ］一个差量ΔＶ，直至所述Ｖ↓［ｄｄ］达到稳定值，所述差位电压产生模块（１）输出的差位电压Ｖ１也达到稳定值，但仍小于电源电压Ｖ↓［ｄｄ］一个差量ΔＶ；所述差位电压产生模块（１）输出的差位电压Ｖ１作为电压检测模块（２）的输入信号，在该差位电压Ｖ１增大至一定数值时，所述电压检测模块（２）的输出电压Ｖ２由原先达到的电源电压Ｖ↓［ｄｄ］值翻转跌落至零；所述电压检测模块（２）的输出电压Ｖ２作为整形模块（４）的输入电压，经过该整形模块（４）整形后，输出电压Ｖｏｕｔ成为达到使电路稳定工作要求的负阶跃信号。

【技术特征摘要】
一种内含自动复位电路的集成电路芯片，所述集成电路本体和内含于其中的自动复位电路，该自动复位电路又顺序电连接的差位电压产生模块(1)、电压检测模块(2)和整形模块(4)；电源电压Vdd作为输入电压施加于所述差位电压产生模块(1)上，其特征在于加电时，所述差位电压产生模块(1)输出的差位电压V1随电源电压Vdd逐渐上升而同步上升，但始终低于所述电源电压Vdd一个差量ΔV，直至所述Vdd达到稳定值，所述差位电压产生模块(1)输出的差位电压V1也达到稳定值，但仍小于电源电压Vdd一个差量ΔV；所述差位电压产生模块(1)输出的差位电压V1作为电压检测模块(2)的输入信号，在该差位电压V1增大至一定数值时，所述电压检测模块(2)的输出电压V2由原先达到的电源电压Vdd值翻转跌落至零；所述电压检测模块(2)的输出电压V2作为整形模块(4)的输入电压，经过该整形模块(4)整形后，输出电压Vout成为达到使电路稳定工作要求的负阶跃信号。2.根据权利要求1所述的内含自动复位电路的集成电路芯片，其特征在于还包括延 时模块⑶；电连接于电压检测模块(2)、整形模块⑷之间。3.根据权利要求2所述的内含自动复位电路的集成电路芯片，其特征在于所述延时 模块(3)包括偶数个顺序串联的反相器，为保证所需延迟时间，所述反相器中所用PM0S管 和NM0S管都应选用较大规格的。4.根据权利要求1所述的内含自动复位电路的集成电路芯片，其特征在于所述差位 电压产生模块(1)由至少一个PM0S管P1和一个电阻R串联组成，该PM0S管P1的源级和 直流电源Vdd连接，栅极与漏极相连构成二极管连接方式；电阻R连接于PM0S管P1的漏极 和电源地之间，从所述PM0S管P1漏极和电阻R的连接处引出该模块的输出端。5.根据权利要求1所述的内含自动复位电路的集成电路芯片，其特征在于所述电压 检测模块(2)由PM0S管和NM0S管串联组成；PM0S管的源极和直流电源VDD连接，NM0S管 的源极接电源地；PM0S管的漏极和NM0S管的漏极电连接；所述PM0S管和NM0S管的栅极并 联连接为所述电压检测模块...

【专利技术属性】
技术研发人员：刘磊，黄水龙，王小松，李东岳，张海英，陈作添，李勇强，
申请(专利权)人：国民技术股份有限公司，
类型：发明
国别省市：94[中国|深圳]