非挥发性存储单元及其制造方法技术

本发明专利技术提出一种非挥发性存储单元及其制造方法，该方法包含提供一半导体基板，该半导体基板依序地具有一导电层和一间隙壁层；于该间隙壁层与该导电层中界定出至少一沟槽；于该沟槽的底部形成一第一氧化层；于该沟槽的侧壁，该第一氧化层上方以及该间隙壁层上方形成一介电层；于该沟槽内形成一第一多晶硅层；以及去除该间隙壁层上方的介电层，以形成本发明专利技术的非挥发性存储单元的基本结构。

【技术实现步骤摘要】

本专利技术是关于一种，特别是关于一种垂直式双位的NAND存储单元及其制造方法。
技术介绍
闪存(Flash)是非挥发性存储器中的主流，主要区分为NOR Flash和 NAND Flash两种，其中NAND Flash因为其高密度及高写入速度，特别适合 用于大量的数据储存，近年来随着各种便携式多4某体储存器的兴起，NAND Flash的市场需求量大增，因此产业上对制程技术不断地研究和改良，以微缩 组件尺寸并提高产品可靠度。传统的存储结构是在硅基板上形成平面存储单元，必须根据所设计的层 数不断重复制程，因此会出现因为制程增加而不易降低成本的难题，目前已 开发出垂直式的闪存单元结构及制程，以增加存储单元密度进而提升集成电 路之集成度。此外，将分别的二位储存于一存储单元内(twin bit flash),所 提供的存储架构将具备成本低，写^/读取的速度快，以及密度高的优点。请参照图1，其为已知技术的一非挥发性存储单元的示意图(其为一垂 直式双位的NAND存储单元)，包含一个多晶硅控制栅极17和两个多晶硅 浮动栅极11，每一浮动栅极11顶端具有氮化硅间隙壁12，控制栅极17和浮 动栅极1间具有氧化氮化氧化物(ONO)介电层16，控制栅极17和硅基板10 间具有氧化层13，以及浮动栅极ll与硅基板10间具有氧化物通道14。此种 存储单元结构的制程步骤主要包含提供具有至少二多晶硅浮动栅极11作为 间隔物的珪基板IO，且于每一浮动栅极11顶端具有氮化石圭间隙壁12;于沟 槽底部、侧壁及间隙壁12上方沉积0N0介电层，再进行各向异性蚀刻以留 下沟槽侧壁的ONO介电层16;沉积氧化层13于沟槽底部；沉积多晶硅控制 栅极17于沟槽内；以及进行多晶硅控制栅极17的回蚀、沉积、研磨等等。然而，上述已知技术的垂直式双位NAND存储单元的制造方法，干蚀刻ONO 介电层16的步骤中易于侧壁角落产生氮化珪残留，且制造出的存储单元会有 栅极氧化层13较薄区域产生的问题，因而影响组件的电性和稳定度。有鉴于此，申请人遂经悉心试验与研究，并一本锲而不舍之精神，终于 构思出本案一种，以克服已知技术之诸多缺 失。
技术实现思路
本专利技术的目的在于提供一种非挥发性存储单元的制造方法，包含下列步 骤提供一半导体基板，该半导体基板依序地具有一导电层和一间隙壁层； 于该间隙壁层与该导电层中界定出至少一沟槽；于该沟槽的底部形成一第一 氧化层；于该沟槽的侧壁，该第一氧化层上方以及该间隙壁层上方形成一介 电层；于该沟槽内形成一第一多晶硅层；以及去除该间隙壁层上方的介电层。在上述方法中，在去除该间隙壁层上方的介电层的步骤后，可再包含下 列步骤于该第一多晶硅层上方形成一第二氧化层；于该第二氧化层上方及 该间隙壁层上方形成一第二多晶硅层；去除该间隙壁层上方的第二多晶硅层 (例如利用平坦化研磨技术,CMP);去除该间隙壁层以曝露出该导电层与该沟 槽的侧壁的部分介电层；于该暴露出的部分介电层，该第二多晶硅层上方以 及该暴露出的导电层上方形成一氮化硅层；去除该第二多晶硅层上方以及该 暴露出的导电层上方的氮化硅层；去除该第二多晶硅层，以及蚀刻该导电层 以间隔出每一非挥发性存储单元。此外，在形成该第一多晶硅层的步骤后， 可利用CMP将该第一多晶硅层磨平停至介电层位置。根据上述的构想，该导电层与该半导体基板间还包含一氧化物通道，而 该间隙壁层是由氮化硅所构成，且该介电层为一氧化-氮化-氧化(ONO)层。此外，该导电层较佳是由多晶硅所构成，并形成每一非挥发性存储单元 的二个浮动栅极，且该第一多晶硅层为每一非挥发性存储单元的控制栅极。本专利技术的另一目的在于提供一种非挥发性存储单元的制造方法，包含下 列步骤提供一半导体基板，该半导体基板上具有至少二间隔物，且每一间隔物之顶部具有一间隙壁；于该半导体基板上形成一第一氧化层；于该第一 氧化层上方形成一介电层并覆盖该至少二间隔物；于该至少二间隔物之间形 成一第一多晶硅层；回蚀该第一多晶硅层以调整该第一多晶硅层的高度；以 及去除该至少二间隔物顶部的介电层。于上述方法中，在去除该至少二间隔物之顶部之介电层的步骤后，可再 包含下列步骤于该第一多晶硅层上方形成一第二氣化层；于该第二氧化层 上方及该至少二间隔物上方形成一第二多晶硅层；去除该至少二间隔物上方 的第二多晶硅层；去除该间隙壁并蚀刻该至少二间隔物，以曝露出部分介电 层；于该暴露出的部分介电层，该至少二间隔物上方以及该第二多晶硅层上 方形成一氮化硅层；去除该至少二间隔物上方以及该第二多晶硅层上方的氮 化硅层；去除该第二多晶硅层，以及蚀刻该至少二间隔物以间隔出每一非挥 发性存储单元。根据上述的构想，该间隔物与该半导体基板间还包含一氧化物通道，该 间隙壁是由氮化硅所构成，且该介电层为一ONO介电层。此外，该间隔物较佳是由多晶硅所构成，并作为每一非挥发性存储单元 的二个浮动栅极，而该第一多晶硅层为该非挥发性存储单元之控制栅极。本专利技术的另一目的在于提供一种非挥发性存储单元，其包含具有至少二 间隔物的一半导体基板，每一间隔物的顶部具有一间隙壁， 一第一氧化层位 于该半导体基板上， 一第一多晶硅层位于该至少二间隔物之间，以及一介电 层位于该第一氧化层与该第一多晶硅层之间以及该至少二间隔物和该第一多 晶石圭层之间。根据上述的构想，该非挥发性存储单元可还包含一第二氧化层位于该第 一多晶硅层上方，以及一氧化物通道位于该半导体基板与该至少二间隔物之 间。根据上述的构想，该间隙壁是由氮化硅所构成，且该介电层为一ONO介 电层。此外，该至少二间隔物较佳是由多晶硅所构成，并作为该非挥发性存储 单元的浮动栅极，而该第一多晶硅层为该非挥发性存储单元的控制栅极。在已知技术中，是在具有至少二多晶硅浮动栅极作为间隔物的硅基板上先沉积ONO介电层，接着进行各向异性蚀刻以留下沟槽侧壁的ONO介电层， 再于沟槽内依序沉积氧化层和控制栅极层；而本专利技术提供的存储单元制造方 法，则是于该具有至少二间隔物的半导体基板上(即沟槽的底部)先平整地 沉积一第一氧化层，再于沟槽的侧壁、该第一氧化层上方以及该间隙壁层上 方沉积介电层，并^"着沉积控制栅极层后，再进行间隔物上方的介电层的去 除，如此一来可改善已知技术中发生栅极氧化层较薄区域的问题，同时也能 避免已知技术中在初步制程进行千蚀刻以留下沟槽侧壁的介电层时，易于侧 壁角落产生氮化硅残留的缺点。通过下列的图式及具体实施例的详细说明，可以更深入的了解本专利技术。 附图说明图l:已知技术的一非挥发性存储单元的示意图2 (A)至图2 (M):本专利技术的非挥发性存储单元的制造方法的实施 例的示意图；以及图3:本专利技术的非挥发性存储单元的实施例的示意图。 具体实施例方式以下利用图2 (A)至图2 (M)来说明本专利技术的非挥发性存储单元的制 造方法的实施例。首先请参照图2 (A),提供一半导体基板20，该半导体基板20例如为 一硅基板，于该半导体基板20上方形成一导电层21，并于该导电层21上方 形成一 间隙壁层22,其中该间隙壁层22可由氮化硅构成。接着请参照图2(B)，蚀刻部分的间隙壁层22与导电层21至该半导体 基板20上方，以形成至少一沟槽25，如图所示，每一沟槽25包含沟槽的底 部250与沟槽的侧壁25本文档来自技高网...

【技术保护点】
一种非挥发性存储单元的制造方法，其特征在于，包含下列步骤：　（ａ）提供一半导体基板，且该半导体基板上依序地具有一导电层和一间隙壁层；　（ｂ）于该间隙壁层与该导电层中界定出至少一沟槽；　（ｃ）于该沟槽的底部形成一第一氧化层； 　（ｄ）于该沟槽的侧壁，该第一氧化层上方以及该间隙壁层上方形成一介电层；　（ｅ）于该沟槽内形成一第一多晶硅层；及　（ｆ）去除该间隙壁层上方的该介电层。

【技术特征摘要】

【专利技术属性】
技术研发人员：黄信斌，萧清南，黄仲麟，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：71[]