制造半导体存储器件的方法技术

一种制造半导体存储器件的方法，该方法可以保护隧道绝缘层免受蚀刻损伤，包括以下步骤：在半导体衬底上顺序地形成隧道绝缘层、第一导电层、介电层和第二导电层；蚀刻第二导电层、介电层和第一导电层以形成栅极图案，第一导电层保留在栅极图案之间的隧道绝缘层上以防止隧道绝缘层被暴露；实施清洗工艺以除去在蚀刻步骤中产生的杂质；实施离子注入工艺以使保留在隧道绝缘层上的第一导电层单晶化；和实施氧化工艺以在栅极图案的顶部和侧壁上形成氧化物层，并将单晶化的第一导电层转变为绝缘层。

【技术实现步骤摘要】

本专利技术涉及，更具体涉及其中保护隧道绝 缘层以免暴露于用于栅极图案的蚀刻工艺、从而防止对隧道绝缘层的蚀刻 损伤的半导体存储器件的制造方法。
技术介绍
在半导体快闪存储器件中，通常通过图案化用于浮置栅极的导电层、 介电层、用于控制栅极的导电层和栅电极层来形成栅极图案。图1是说明根据常规技术制造半导体器件的方法的半导体存储器件的 截面图。参考图1,在半导体衬底10上顺序地形成随道绝缘层11、用于浮置栅 极的导电层12、介电层13、用于控制栅极的导电层14和栅电极层15。然 后，形成硬^^模图案，并且实施使用所述硬^^模图案的蚀刻工艺以图案化 栅电极层15。随后，顺序地蚀刻用于控制栅极的导电层14、介电层13和 用于浮置栅极的导电层12以暴露随道绝缘层11。在上述根据常规技术的用于在半导体存储器件中形成栅极图案的工艺 中，实施蚀刻工艺直至暴露随道绝缘层。然后，实施清洗工艺以除去在蚀 刻工艺中产生的聚合物。随道绝缘层可受到通蚀刻工艺期间的过蚀刻或清洗工艺的损伤，从而 劣化隧道绝缘层的特性。由于上述现象，在存储器件的编程操作完成之后， 可引起电荷损失，由此劣化器件的数据保持特性。
技术实现思路
本专利技术的一个目的是提供，其中在用于形 成半导体存储器件的栅极图案的工艺期间，在隧道绝缘层上保留具有一定厚度的导电层，然后在后续离子注入工艺中使保留的导电层单晶化(mono-crystallized)以增加导电层的电阻(resistance )，随后实施氧化过 程以将导电层转变为绝缘层.根据本专利技术，在用于形成栅极图案的蚀刻工 艺中防止随道绝缘层暴露，使得在蚀刻工艺中或在后续清洗工艺中可引起 的对隧道绝缘层的蚀刻损伤可得到抑制，由此改善半导体存储器件的电特 性。根据本专利技术一个实施方案的，包括以下步 骤在半导体衬底上顺序地形成随道绝缘层、第一导电层、介电层和第二 导电层；蚀刻第二导电层、介电层和第一导电层以形成栅极图案，第一导 电层保留在栅极图案之间的隧道绝缘层上以防止隧道绝缘层暴露；实施清 洗工艺以除去在用于形成栅极图案的蚀刻工艺中产生的杂质；实施离子注 入工艺以使保留在隧道绝缘层上的第一导电层单晶化；和实施氧化工艺以 在^llh极图案的顶部和侧壁上形成氧化物层，并将单晶化的第一导电层转变 为绝缘层。根据本专利技术该实施方案的，还包括在形 成第二导电层之后，在第二导电层上顺序地形成栅电极层和硬掩模层的步 骤。保留在栅极图案之间的随道绝缘层上的第一导电层优选具有30 ~ 50A 的厚度。附图说明通过参考下文结合附图进行的详述，本专利技术的上述及其他特征和优点 将变得显而易见，其中图1是说明根据常规技术制造半导体器件的方法的半导体存储器件的 截面图；和图2至图5是说明根据本专利技术一个实施方案制造半导体存储器件的方 法的半导体存储器件的截面图。具体实施例方式以下，将参考附图更详细地说明本专利技术的优选实施方案。然而，应该 注意，本专利技术的以下实施方案可以具有不同的形式，因此本专利技术的范围不 限于本专利技术的以下实施方案。在此提供描述以使得本领域技术人员更完全 地理解本专利技术，而本专利技术的范围应该由所附的权利要求来理解。图2至图5是说明根据本专利技术一个实施方案制造半导体存储器件的方 法的半导体存储器件的截面图。参考图2，在半导体衬底100上顺序地形成随道绝缘层101、用于浮置 栅极的导电层102、介电层103、用于控制栅极的导电层104、栅电极层105、 和硬掩模层賜。可由多晶硅层形成用于浮置栅极的导电层102和用于控制初f极的导电 层104，介电层103优选形成为包括第一氧化物层103a、氮化物层103b 和第二氧化物层103c的ONO结构。栅电极层105优选由鵠(W)层形成。用于浮置栅极的导电层102优选由包括不存在杂质的非晶珪层和包含 杂质的多晶硅层的双层所形成。虽然附图中未显示，但是在形成用于控制栅极的导电层104之后，优 选在形成栅电M 105之前形成扩散防止层。参考图3，在硬掩模层106上形成光刻胶图案，并且然后实施使用该 光刻胶图案的蚀刻工艺以图案化硬掩模层106。随后，实施使用图案化的 硬掩模层106的蚀刻工艺以图案化栅电极层105、用于控制栅极的导电层 104、介电层103和用于浮置栅极的导电层102。结果，形成梱卜极图案。在 此，不完全蚀刻用于浮置栅极的导电层102，而是一部分导电层102保留 于在邻近栅极图案的半导体衬底100上形成的随道绝缘层101上，使得保 留的导电层102的薄层覆盖栅极图案之间的随道绝缘层101。优选控制蚀 刻工艺，使得保留的导电层102具有30 ~ 50A的厚度。由于没有暴露隧道 绝缘层IOI，所以在蚀刻工艺期间没有被过蚀刻所损伤。然后，实施清洗工艺以除去在用于形成栅极图案而实施的蚀刻工艺中 产生的杂质(包括聚合物)。而且，由于随道绝缘层101没有暴露而是^^保 留的导电层102所覆盖，因此随道绝缘层没有被清洗工艺所损伤。参考图4，实施离子注入工艺以在半导^H底100中形成源^l/漏极区，并且通过〗t暴露的多晶导电层102单晶化以形成单晶导电层102a。即，栅 极图案之间的多晶导电层102的连接结构例如多晶硅层被离子注入工艺期 间注入的离子所破坏，使得栅极图案之间的导电层102单晶化。单晶导电 层102a具有增加的电阻并且容易与其它材料^^应。为了控制由单晶导电层102a的厚度所导致的投影射程(projected range, Rp)的变化，优选离子注入工艺^f吏用15 25KeV的能量。在此， 半导体衬底100中的源^L/漏极区和单晶导电层102a可通过单个离子注入 步躁或通过单独的两个或更多注入步骤形成。参考图5，实施氧化工艺以在栅极图案的侧壁和顶部上形成氧化物层 107以及氧化暴露的单晶导电层102a，使得暴露的单晶导电层102a转变为 氧化物层。结果，单晶导电层102a转变为绝缘层102b,使得栅极图案与 相邻桶卜极图案电隔离。根据本专利技术的一个实施方案，在形成半导体存储器件的栅极图案的工 艺期间，在随道绝缘层上保留一定厚度的导电层，然后在后续的离子注入 工艺中佳 沐留的导电层单晶化以增加导电层的电阻，随后实施氧化工艺以 将单晶导电层转变为绝缘层。因此，隧道绝缘层在形成栅极图案的工艺中没有暴露，使得可防止在蚀刻工艺中或在清洗工艺中可能导致的对随道绝 缘层的蚀刻损伤，由此改善器件电特性。尽管本专利技术中已经参考许多说明性的实施方案进行了描述，但是显然 本领域技术人员可以知道很多的其它改变和实施方案，这些也在本文公开 的原理的精神和范围内。更尤其是，在本说明书、附图和所附的权利要求 的范围内，对象组合排列的构件和/或布置中可能有不同的变化和改变。除 构件和/或布置的变化和改变之外，替代的用途对于本领域技术人员也M 而易见的。本文档来自技高网...

【技术保护点】
一种制造半导体存储器件的方法，包括以下步骤：　在半导体衬底上顺序地形成隧道绝缘层、用于浮置栅极的导电层、介电层和用于控制栅极的导电层；　蚀刻所述用于控制栅极的导电层、所述介电层和所述用于浮置栅极的导电层以形成栅极图案，在所述栅极图案之间的隧道绝缘层上保留预定厚度的所述用于浮置栅极的导电层；　实施离子注入工艺以在所述半导体衬底上形成源极／漏极区；和　实施氧化工艺以在所述栅极图案的顶部和侧壁上形成氧化物层和将保留在所述栅极图案之间的所述用于浮置栅极的导电层转变为绝缘层。

【技术特征摘要】
KR 2008-3-11 10-2008-00225581. 一种制造半导体存储器件的方法，包括以下步骤在半导体衬底上顺序地形成隧道绝缘层、用于浮置栅极的导电层、介电层和用于控制栅极的导电层；蚀刻所述用于控制栅极的导电层、所述介电层和所述用于浮置栅极的导电层以形成栅极图案，在所述栅极图案之间的隧道绝缘层上保留预定厚度的所述用于浮置栅极的导电层；实施离子注入工艺以在所述半导体衬底上形成源极/漏极区；和实施氧化工艺以在所述栅极图案的顶部和侧壁上形成氧化物层和将保留在所述栅极图案之间的所述用于浮置栅极的导电层转变为绝缘层。2. 根据权利要求1所述的制造半导体存储器件的方法，其中所述用于浮 置栅极的导电层包括多晶^。3. 根据权利要求2所述的制造半导体存储器件的方法，其中所述用于浮 置栅极的导电层包括不含杂质的非晶硅层和含杂质的多晶硅层。4. 根据权利要求2所述的制造半导体存储器件的方法，其中所述离子注 入工艺使得保留在所述栅极图案之间的所述隧道绝缘层上的所述用于浮 置栅极的导电层单晶化。5. 根据权利要求4所述的制造半导体存储器件的方法，其中所述离子注 入工艺包括单个离子注入步骤。6. 根据权利要求4所述的制造半导M储器件的方法，其中所述离子注 入工艺包括两个或更多个离子注入步骤。7. 根据权利要求1所述的制造半导体存储器件的方法，其中保留在所述 栅极图案之间的所述隧道绝缘层上的所述用于浮置栅极的...

【专利技术属性】
技术研发人员：孙玄洙，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]